搜索：VHDL - 虫虫下载站

可编程逻辑  基于FPGA的跳频系统快速同步算法设计与实现

同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明 ...

https://www.eeworm.com/dl/kbcluoji/38854.html

下载: 123

查看: 1109

FPGA 跳频系统同步算法

VHDL/FPGA/Verilog 基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能

基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位，到1小时59分59秒时，全部清零 ...

https://www.eeworm.com/dl/663/185843.html

下载: 95

查看: 1063

CPLD CNT 计时 60

VHDL/FPGA/Verilog 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中

数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点，而对定时信号的恢复十分有利，并已成 ...

https://www.eeworm.com/dl/663/472792.html

下载: 151

查看: 1103

数字基带信号传输分数字通信系统

技术资料  基于FPGA的细胞图像识别预处理的硬件研究

本文提出了一种基于FPGA的细胞图像识别系统方案，该系统中FPGA处于核心地位，FPGA采用Altera公司的EP1K100QC208-1芯片，构造专用处理功能，实现彩色图像灰度化、灰度变换、中值滤波、低通滤波、灰度图像二值化等算法。这部分处理的数据量非常大，由于采用FPGA处理，产生的时延变得很小；最后系统机进行识别处理的是二值图像 ...

https://www.eeworm.com/dl/901461.html

下载: 8

查看: 7869

FPGA

技术资料  RS（255，223）译码器的FPGA实现及其性能测试

　　本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,2 ...

https://www.eeworm.com/dl/901480.html

下载: 10

查看: 9945

FPGA

技术资料  embedded_design_handbook

本《嵌入式设计手册》是专为电子工程师和嵌入式系统开发者精心编撰的宝贵资源，特别聚焦于FPGA技术的应用与发展。手册内容详尽地覆盖了从基础概念到高级应用的各个方面，包括但不限于FPGA架构解析、逻辑设计技巧、硬件描述语言（如VHDL/Verilog）编程指南等关键知识点。无论您是初学者还是经验丰富的专业人士，都能从中找到 ...

https://www.eeworm.com/dl/991074.html

下载: 3

查看: 34

FPGA 嵌入式设计硬件描述语言电子工程

技术资料  FPGA例程之3_8译码器

本资源提供了一个高质量的FPGA例程，专注于3-8译码器的设计与实现。对于正在学习或从事数字电路设计、特别是FPGA开发领域的工程师来说，这是一个非常实用的学习材料。通过研究此例程，您可以深入了解如何使用硬件描述语言（如VHDL或Verilog）来构建基本但重要的逻辑功能模块。此外，该示例还展示了良好的编程实践和优化技巧 ...

https://www.eeworm.com/dl/991148.html

下载: 2

查看: 23

FPGA 3-8译码器 VHDL Verilog

学术论文  维特比译码的FPGA实现

卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在ModelSim和Quartus Ⅱ软件环境下进行编译 ...

https://www.eeworm.com/dl/514/9981.html

下载: 68

查看: 1125

FPGA 译码

系统设计方案  频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中

频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中，它可以作为干扰信号发生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。直接数字频率合成（DDS——Digital Direct Frequency Synthesis）技术是一种全新的频率合成方法，是频率合成技术的一次革命。本文 ...

https://www.eeworm.com/dl/678/494449.html

下载: 97

查看: 1083

频率合成技术现代电子导航通信

技术资料  简易数字频率计

&nbsp;简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可 ...

https://www.eeworm.com/dl/848164.html