搜索：VHDL - 虫虫下载站

https://www.eeworm.com/dl/663/383836.html VHDL/FPGA/Verilog

这两个分别是8位乘法器的VHDL语言的实现

这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想

下载 191

·

查看 1079

#VHDL #分 #8位 #乘法器

https://www.eeworm.com/dl/678/385315.html 系统设计方案

包含VHDL语言设计7人表决器电路和系检测器列

下载 166

·

查看 1056

#VHDL #语言 #表决器 #电路

https://www.eeworm.com/dl/663/387940.html VHDL/FPGA/Verilog

用Verilog HDL / VHDL实现的数字频率计（完整实验报告）

下载 117

·

查看 1094

#Verilog #VHDL #HDL #数字频率计

https://www.eeworm.com/dl/663/390005.html VHDL/FPGA/Verilog

使用VHDL硬件描述语言实现了直接频率合成器的制作

使用VHDL硬件描述语言实现了直接频率合成器的制作，并在Altera公司的CycloneII上得到实现，验证了代码的正确性。用户操作可以参照程序中的说明，请使用QuartusII6.0以上版本打开，低版本打开时会有错误提示

下载 161

·

查看 1075

#VHDL #硬件描述语言 #频率合成器

https://www.eeworm.com/dl/663/390230.html VHDL/FPGA/Verilog

CPLD开发板VHDL源程序并附上开发板的原理图

下载 66

·

查看 1092

#CPLD #VHDL #开发板 #原理图

https://www.eeworm.com/dl/663/390877.html VHDL/FPGA/Verilog

QUARTUS II平台上的基于VHDL语言的电梯系统控制程序。

下载 34

·

查看 1080

#QUARTUS #VHDL #语言 #电梯系统

https://www.eeworm.com/dl/663/392926.html VHDL/FPGA/Verilog

基于VHDL的10位定点数转浮点数模块源代码

基于VHDL的10位定点数转浮点数模块源代码，可综合

下载 34

·

查看 1098

#VHDL #定点 #浮点数 #模块

https://www.eeworm.com/dl/663/396078.html VHDL/FPGA/Verilog

VHDL语言设计的数字钟具有时分秒三段显示

下载 65

·

查看 1138

#VHDL #语言 #数字 #时分

https://www.eeworm.com/dl/663/396105.html VHDL/FPGA/Verilog

VHDL：用状态机的方法实现一个8位乘法器

下载 74

·

查看 1140

#VHDL #8位 #状态 #乘法器

https://www.eeworm.com/dl/663/397187.html VHDL/FPGA/Verilog

vhdl实现一个4位十进制加法技术器。。。上传源代码

vhdl实现一个4位十进制加法技术器。。。上传源代码，和大家分享

下载 147

·

查看 1064

#vhdl #十进制 #加法 #源代码