搜索：VHDL - 虫虫下载站

https://www.eeworm.com/dl/663/364988.html VHDL/FPGA/Verilog

介绍了如何用vhdl语言实现处理器的spi接口

下载 131

·

查看 1086

#vhdl #spi #语言 #处理器

https://www.eeworm.com/dl/663/365495.html VHDL/FPGA/Verilog

改VHDL程序通过简单算法实现宫殿显示可供初学者参考

改VHDL程序通过简单算法实现宫殿显示可供初学者参考，极有价值！

下载 132

·

查看 1055

#VHDL #程序 #初学者 #算法

https://www.eeworm.com/dl/663/371732.html VHDL/FPGA/Verilog

MAX+PLUSⅡ的学习应用教程,适用于基本的VHDL开发

下载 54

·

查看 1075

#PLUS #VHDL #MAX #应用教程

https://www.eeworm.com/dl/694/374594.html 并行计算

一个1.5分频的VHDL程序,经过编译和仿真.

下载 21

·

查看 1101

#VHDL #1.5 #分频 #仿真

https://www.eeworm.com/dl/663/376865.html VHDL/FPGA/Verilog

用VHDL语言写的信号发生器,很不错的应用

下载 164

·

查看 1079

#VHDL #语言 #信号发生器

https://www.eeworm.com/dl/663/382127.html VHDL/FPGA/Verilog

用VHDL描述的74ls163,模拟实现其时序逻辑功能

下载 82

·

查看 1207

#VHDL #163 #74 #ls

https://www.eeworm.com/dl/648/382635.html 单片机开发

用VHDL语言实现的AVR_Core,对于研究SOC很有帮助

下载 131

·

查看 1047

#AVR_Core #VHDL #SOC #语言

https://www.eeworm.com/dl/663/390810.html VHDL/FPGA/Verilog

1位全加器的vhdl设计通过两个半加起实现

下载 103

·

查看 1158

#vhdl #全加器

https://www.eeworm.com/dl/663/392141.html VHDL/FPGA/Verilog

原创：基于VHDL语言编写的电子钟。采用模块化编写

原创：基于VHDL语言编写的电子钟。采用模块化编写，可以调整时间，采用动态扫描显示时分秒

下载 176

·

查看 1088

#VHDL #编写 #语言 #电子钟

https://www.eeworm.com/dl/663/392929.html VHDL/FPGA/Verilog

通用的基于状态机的VHDL按键及信号去抖动模块

通用的基于状态机的VHDL按键及信号去抖动模块，非常有用

下载 137

·

查看 1059

#VHDL #状态 #按键 #信号