搜索结果

找到约 105 项符合 VHD 的查询结果

技术资料 基于VHD UARTIP设计与实现

UART(Universal Asynchronous Receiver/Transmitter),通用异步接收/发送装置,具有可编程性和高度兼容性,在数字通信及控制系统等各种嵌入式领域中得到了广泛的应用。介绍了一种利用VHDL语言设计的UART核心功能的方法,具体阐述了发送、接收以及波特率发生器模块的设计,并将其集成到可编程逻辑器件CPLD上,最后通过串口 ...
https://www.eeworm.com/dl/930735.html
下载: 9
查看: 7762

VHDL/FPGA/Verilog xen source 推出最新的VHD操作工具VHD-UTIL 实现源码,超强

xen source 推出最新的VHD操作工具VHD-UTIL 实现源码,超强,学习高手的设计思路
https://www.eeworm.com/dl/663/432910.html
下载: 158
查看: 1181

VHDL/FPGA/Verilog 最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd

最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd
https://www.eeworm.com/dl/663/391802.html
下载: 60
查看: 1090

并行计算 gold_code_vhd_217源程序

gold_code_vhd_217源程序
https://www.eeworm.com/dl/694/215973.html
下载: 174
查看: 1031

其他 本例对各个文件进行编译的顺序是: 17_parity.vhd 17_test_bench.vhd

本例对各个文件进行编译的顺序是: 17_parity.vhd 17_test_bench.vhd
https://www.eeworm.com/dl/534/355462.html
下载: 98
查看: 1062

VHDL/FPGA/Verilog 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
https://www.eeworm.com/dl/663/132718.html
下载: 59
查看: 1280

VHDL/FPGA/Verilog 最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd

最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd
https://www.eeworm.com/dl/663/391800.html
下载: 83
查看: 1078

其他书籍 Verilog_and_VHD_stata_machine_design.rar.外国的

Verilog_and_VHD_stata_machine_design.rar.外国的,写得很好,值得一看啊。
https://www.eeworm.com/dl/542/259008.html
下载: 180
查看: 1011

其他嵌入式/单片机内容 SD卡读写的VHDL VHDL Source Files in Smartcard: Top.vhd - top level file smartcard.vhd conver2asci

SD卡读写的VHDL VHDL Source Files in Smartcard: Top.vhd - top level file smartcard.vhd conver2ascii.vhd binary2bcd.vhd lcd.vhd power_up.vhd
https://www.eeworm.com/dl/687/271723.html
下载: 95
查看: 1074

VHDL/FPGA/Verilog right.vhd 序列发生器 s_machine.vhd 序列检测器 波形图.doc 程序运行波形

right.vhd 序列发生器 s_machine.vhd 序列检测器 波形图.doc 程序运行波形
https://www.eeworm.com/dl/663/192200.html
下载: 134
查看: 1095