搜索结果
找到约 183 项符合
TestBench 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (73)
- 技术资料 (41)
- 其他书籍 (12)
- 可编程逻辑 (7)
- 教程资料 (6)
- Linux/Unix编程 (4)
- 嵌入式/单片机编程 (4)
- 学术论文 (3)
- 加密解密 (3)
- 单片机开发 (3)
- 软件设计/软件工程 (3)
- 电子书籍 (2)
- VIP专区 (2)
- 书籍 (1)
- 单片机编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 无线通信 (1)
- 仿真技术 (1)
- 书籍源码 (1)
- 其他 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- 开发工具 (1)
- allegro (1)
- 串口编程 (1)
- 文件格式 (1)
- USB编程 (1)
- 微处理器开发 (1)
- Windows CE (1)
- 系统设计方案 (1)
- 中间件编程 (1)
- 其他嵌入式/单片机内容 (1)
- 并行计算 (1)
资料/手册 modelsim使用入门（VHDL)
modelsim使用入门（VHDL)，modelsim仿真testbench FPGA。
VHDL/FPGA/Verilog 专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550
专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550 ，包含完整的使用说明手册、testbench、可综合，如果被网站认可，将继续上传其余的几个更好的core。
其他书籍 Testbenches have become an integral part of the design process, enabling you to verify that your HDL
Testbenches have become an integral part of the design process, enabling you to verify that your HDL model is sufficiently tested before implementing your design and helping you automate the design verification process. It is essential, therefore, that you have confidence your testbench is thoroughl ...
软件设计/软件工程 Testbenches have become an integral part of the design process, enabling you to verify that your HD
Testbenches have become an integral part of the design process, enabling you to verify that
your HDL model is sufficiently tested before implementing your design and helping you automate
the design verification process. It is essential, therefore, that you have confidence your
testbench is thoroughl ...
VHDL/FPGA/Verilog 这是06年4月刚刚完成的程序
这是06年4月刚刚完成的程序，从opencore.org下载而来。用vhdl语言描写，以及matlab仿真，testbench，以及在xinlinx上的综合。
The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distributed arithmetic ...
其他 I2C controller的源码
I2C controller的源码，包括TESTBENCH在内，里面包含有EEPROM的behaving model，前些日子在本站下了一个EEPROM的behaving model，发现可能只是作者的初版，里面错误比较多，因此上传一个能编译拿过来就能用的环境。
VHDL/FPGA/Verilog 介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog
介绍Verilog HDL, 内容包括：
– Verilog应用
– Verilog语言的构成元素
– 结构级描述及仿真
– 行为级描述及仿真
– 延时的特点及说明
– 介绍Verilog testbench
&#8226 激励和控制和描述
&#8226 结果的产生及验证
– 任务task及函数function
– 用户定义的基本单元(primitive)
– 可综合的Verilog描述风格 ...
VHDL/FPGA/Verilog 此代码实现不同图像颜色制式之间的相互转换
此代码实现不同图像颜色制式之间的相互转换，如XYZ<->RGB, 不同标准的RGB<->RGB 以及RGB<->YCbCr之间的转换，包内含有matlab仿真代码m文件、VHDL代码.v文件以及modelsim仿真的testbench文件，相信对大家有一定的帮助
VHDL/FPGA/Verilog 本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法
本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法，并且在原始的级联型的基础上编写的循环(iterative)型的cordic,可通过generic配置。带一个不可综合和可综合的testbench(for altera)。稍微改动可应用于xilinx fpga
教程资料 UART 4 UART参考设计，Xilinx提供VHDL代码
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl
This zip file contains the following folders:
&nbsp;\vhdl_source&nbsp;&nbsp;-- Source VHDL files:
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;uart.vhd &nbsp;- top level file
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;txmit.vhd&nbsp;- transmit portion of uart
&nbsp;&nb ...