搜索结果

找到约 183 项符合 TestBench 的查询结果

VHDL/FPGA/Verilog 参数化FFT源代码

参数化FFT源代码,点数和位宽可变,内附testbench和说明文档
https://www.eeworm.com/dl/663/221387.html
下载: 135
查看: 1091

VHDL/FPGA/Verilog vhdl语言编写的AVR单片机IP核

vhdl语言编写的AVR单片机IP核,里面有testbench和说明文档。
https://www.eeworm.com/dl/663/406764.html
下载: 158
查看: 1060

VHDL/FPGA/Verilog 可以支持连续读写的i2cslave源码

可以支持连续读写的i2cslave源码,很适合作为master的testbench来用
https://www.eeworm.com/dl/663/218352.html
下载: 42
查看: 1085

无线通信 混合基dftc语言实现

c语言实现的dft,不需要修改,可以直接使用,里面有testbench,亲测有效
https://www.eeworm.com/dl/509818.html
下载: 1
查看: 39

VHDL/FPGA/Verilog usb1.1的verilog源代码。以及其测试仿真文件

usb1.1的verilog源代码。以及其测试仿真文件,现在很难找其测试文件既testbench
https://www.eeworm.com/dl/663/182856.html
下载: 91
查看: 1092

微处理器开发 嵌入式risc处理器源码

嵌入式risc处理器源码,包含设计文档,原理图,testbench,及外围接口,使用verilog实现。
https://www.eeworm.com/dl/655/386805.html
下载: 58
查看: 1056

VHDL/FPGA/Verilog 自己写的

自己写的,对串口的VHDL描述,有完整testbench,特别是详细的功能说明和注释。
https://www.eeworm.com/dl/663/413323.html
下载: 193
查看: 1025

技术资料 新的工具语言Gv的开发环境

Gv是一种在芯片EDA仿真验证进行Testbench设计时用的命令解释型验证语言。
https://www.eeworm.com/dl/917292.html
下载: 4
查看: 1347

VHDL/FPGA/Verilog 我是VHDL的初学者

我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习,并得到高手的指点
https://www.eeworm.com/dl/663/174424.html
下载: 26
查看: 1082

其他书籍 是一个用于soc的32bit risc核

是一个用于soc的32bit risc核,文件包括了核的rtl代码,文档、testbench码。
https://www.eeworm.com/dl/542/422910.html
下载: 86
查看: 1031