搜索结果

找到约 220 项符合 SHIFT 的查询结果

VHDL/FPGA/Verilog 八位的伪随机数产生的verilog文件linear-feedback-shift-register

八位的伪随机数产生的verilog文件linear-feedback-shift-register
https://www.eeworm.com/dl/663/145004.html
下载: 156
查看: 1656

其他 详细讲解了Mean-shift的核心思想.可用于图像分割,运动目标检测

详细讲解了Mean-shift的核心思想.可用于图像分割,运动目标检测
https://www.eeworm.com/dl/534/224168.html
下载: 193
查看: 1119

其他书籍 双系统用户 粘滞键漏洞 Shift按五下轻松破解Vista登陆密码

双系统用户 粘滞键漏洞 Shift按五下轻松破解Vista登陆密码
https://www.eeworm.com/dl/542/361190.html
下载: 184
查看: 1106

技术资料 数字控制移相利用DS1669-Digitally-Controlled Phase Shift Using the DS1669

Abstract: This application brief describes how to control analog phase shift digitally using a combi
https://www.eeworm.com/dl/909056.html
下载: 7
查看: 1272

技术资料 数字控制移相利用DS1669-Digitally-Controlled Phase Shift Using the DS1669

Abstract: This application brief describes how to control analog phase shift digitally using a combi
https://www.eeworm.com/dl/909129.html
下载: 6
查看: 5008

VHDL/FPGA/Verilog SHIFT_8REG是8位的一个具有移位功能的寄存器

SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器,寄存器中存放的是奇数帧的同步头,也就是110。 EVEN_9BHREG是一个8位的备份寄存器,寄存器中存放的是偶数帧的同步头,也就是10011011。这两个寄存器的初始值在系统一开始 ...
https://www.eeworm.com/dl/663/179064.html
下载: 67
查看: 1063

VHDL/FPGA/Verilog VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register betw

VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register between the "master" and the "slave". Typically both the -- master and slave have an 8 bit shift register so the combined -- register is 16 bits. When an SPI transfer takes place, the master and -- s ...
https://www.eeworm.com/dl/663/226669.html
下载: 129
查看: 1260

技术资料 期刊论文:基于RB-K平均带宽设定的Adaptive Mean shift

·期刊论文:基于RB-K平均带宽设定的Adaptive Mean shift
https://www.eeworm.com/dl/936746.html
下载: 5
查看: 119

其他 按五次Shift键,就会出现一个功能界面通过它你可以调用网页

按五次Shift键,就会出现一个功能界面通过它你可以调用网页
https://www.eeworm.com/dl/534/340420.html
下载: 42
查看: 1071

微处理器开发 簡易MIPS CPU程式碼 此CPU包含 shift add sub and or stl beq lw sw 等功能

簡易MIPS CPU程式碼 此CPU包含 shift add sub and or stl beq lw sw 等功能
https://www.eeworm.com/dl/655/358389.html
下载: 106
查看: 1214