搜索结果

找到约 1,385 项符合 Quartus 的查询结果

技术资料 出租车计费器的EDA设计与实现

以现场可编程逻辑器件(FPGA) 为设计载体, 以硬件描述语言(VHDL) 为主要表 达方式, 以QuartusⅡ开发软件和GW48EDA开发系统为设计工具, 给出了一种出租车计费器 的工作原理和软硬件实现方法。同时对该出租车计费器进行时序仿真和硬件验证 ...
https://www.eeworm.com/dl/927772.html
下载: 2
查看: 7450

技术资料 十进制可逆计数器

在Quartus II开发环境中,使用Verilog语言和层次文件输入法设计的十进制可逆计数器。该资料详细介绍了如何实现一个灵活且功能强大的计数器,适用于各种数字系统设计项目。对于学习FPGA开发和数字电路设计的学生和工程师来说,这是一份非常实用的参考资料。 ...
https://www.eeworm.com/dl/995893.html
下载: 3
查看: 15

技术资料 《现代DSP技术》

本书详尽介绍了目前在电子信息和通信领域被广泛应用的数字信号处理硬件实现的全新解决方案,即基于EDA与SOPC的现代DSP开发技术,以及与之相关的开发工具的使用方法、设计理论和一些典型的设计实例。全书内容包括基于MATLAB/SimuLink的DSP和通信系统模块的设计技术;Quartus II的基本使用方法、详细的设计流程向导、多种优化 ...
https://www.eeworm.com/dl/848094.html
下载: 5
查看: 3596

技术资料 ADSL传输系统的IFFTFFT算法研究与FPGA实现

  本文对ADSL传输系统中的FFT处理器算法和硬件实现进行了研究,在对ADSL传输系统研究的基础上,完成了模拟前端和数字信号处理的部分设计;从提高FFT处理器速度的角度出发,对FFT进行了理论研究,优化了FFT的算法;在分析和比较目前存在的FFT处理器后,确定使用PLD芯片来设计FFT处理器,本课题综合考虑了芯片的硬件特性, ...
https://www.eeworm.com/dl/911045.html
下载: 7
查看: 2292

VHDL/FPGA/Verilog 这个给QuartusII初学者用的

这个给QuartusII初学者用的,里面很清楚的通过几个例子来告诉怎么运用QuartusII. 实验1:Quartus入门 实验2:简单的组合逻辑电路设计 实验3:七段数码管显示 实验4:BCD码显示及运 实验5:触发器和计数器 实验6:存储器的设计 实验7:基于DE2 的SOPC系统开发附录: ...
https://www.eeworm.com/dl/663/286031.html
下载: 154
查看: 1033

技术资料 怎么运用QuartusII

这个给QuartusII初学者用的,里面很清楚的通过几个例子来告诉怎么运用QuartusII. 实验1:Quartus入门 实验2:简单的组合逻辑电路设计 实验3:七段数码管显示 实验4:BCD码显示及运 实验5:触发器和计数器 实验6:存储器的设计 实验7:基于DE2 的SOPC系统开发附录 ...
https://www.eeworm.com/dl/940916.html
下载: 5
查看: 8434

教程资料 Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。 ...
https://www.eeworm.com/dl/fpga/doc/32523.html
下载: 196
查看: 1132

可编程逻辑 Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。 ...
https://www.eeworm.com/dl/kbcluoji/39917.html
下载: 83
查看: 1082

源码 eda大作业 简易计算器

在掌握常用数字电路功能和原理的基础上,根据EDA技术课程所学知识,利用硬件描述语言Verilog HDL、EDA软件Quartus II和硬件平台Cyclone/Cyclone II FPGA进行电路系统的设计。本次实验我完成的内容是简单计算器的设计
https://www.eeworm.com/dl/513556.html
查看: 65

应用设计 十六进制七段数码显示器的Verilog设计

学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计; 2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法; 3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。 ...
https://www.eeworm.com/dl/520069.html
下载: 1
查看: 62