搜索结果

找到约 444 项符合 Pll 的查询结果
相关度 上传时间 下载量 查看数
共 444 条结果

按分类筛选

显示更多分类

技术资料 TX‐3A 44B0 开发板使用手册

TX‐3A 44B0 开发板使用手册Samsung(三星)公司推出的16/32位RISC处理器S3C44B0X为手持设备和 工业类控制提供了一种高性能低成本的解决方案。为了降低整个系统的成 本，S3C44B0X 内部集成了丰富的片内外设，包括：8K的cache、可选的片 内SRAM、LCD控制器、带有握手信号的双通道UART、4通道DMA控制器、 系统管理器(片选逻辑、 ...
https://www.eeworm.com/dl/937487.html
下载: 3
查看: 252

技术资料 ADC模数转换器件Altium Designer AD原理图库元件库

ADC模数转换器件Altium Designer AD原理图库元件库SV text has been written to file : 4.4 - ADC模数转换器件.csvLibrary Component Count : 29Name                Description---------------------------------------------------------------------------------------------- ...
https://www.eeworm.com/dl/830968.html
下载: 6
查看: 9276

技术资料 STM32L053C8T6数据手册

STM32L053C8T6数据手册Features • Ultra-low-power platform – 1.65 V to 3.6 V power supply – -40 to 125 °C temperature range – 0.27 µA Standby mode (2 wakeup pins) – 0.4 µA Stop mode (16 wakeup lines) – 0.8 µA Stop mode + RTC + 8 KB RAM retention – 139 µA/MHz Run mode at 32 MHz – 3.5 µs w ...
https://www.eeworm.com/dl/829283.html
下载: 9
查看: 9694

技术资料 Bootloader过程简介

Bootloader功能：初始化硬件设备、建立内存空间的映射图（有的CPU没有内存映射功能如S3C44B0x），将系统的软、硬件环境带到一个合适的状态，以便为最终调用操作系统内核或用户应用程序准备好正确的环境。通常的硬件初始化工作：关闭处理器内部指令/数据cache等关闭中断关闭看门狗配置PLL配置内存初始化各工作模式的堆栈配置 ...
https://www.eeworm.com/dl/842931.html
下载: 7
查看: 2008

技术资料 Lattice FPGA LVDS 接口

包括多个数据位和时钟的源同步接口已经成为电子系统中移动图像数据的常用方法。一个通用的标准是7:1 LVDS接口（用于通道连接，扁平电缆连接和摄像机连接），这已成为许多电子产品，包括消费电子设备、工业控制、医疗，汽车远程信息处理中的通用标准。如Sony的ECX337 OLED采用的就是7:1 LVDS的接口。7:1 LVDS信号示意图如下 ...
https://www.eeworm.com/dl/846364.html
下载: 10
查看: 8252

学术论文 基于FPGA技术的激光测距系统研究

本文的研究内容是在激光测距项目基础上进行的，分析了各种激光测距方法的利弊，最终选用脉冲激光测距的实现方式，并且对脉冲激光测距系统做了深入研究。 本文设计了以FPGA为核心的信号处理模块，实现了对激光信号的编码和译码、对激光发射控制时钟的分频、和内部PLL倍频实现内部高频计时时钟等，提高了系统的精度和稳定性。 ...
https://www.eeworm.com/dl/514/13026.html
下载: 136
查看: 1127

技术资料 基于FPGA技术的激光测距系统研究.rar

本文的研究内容是在激光测距项目基础上进行的，分析了各种激光测距方法的利弊，最终选用脉冲激光测距的实现方式，并且对脉冲激光测距系统做了深入研究。 本文设计了以FPGA为核心的信号处理模块，实现了对激光信号的编码和译码、对激光发射控制时钟的分频、和内部PLL倍频实现内部高频计时时钟等，提高了系统的精度和稳定性。 ...
https://www.eeworm.com/dl/897396.html
下载: 3
查看: 441

技术资料 基于FPGA技术的激光测距系统研究

本文的研究内容是在激光测距项目基础上进行的，分析了各种激光测距方法的利弊，最终选用脉冲激光测距的实现方式，并且对脉冲激光测距系统做了深入研究。 本文设计了以FPGA为核心的信号处理模块，实现了对激光信号的编码和译码、对激光发射控制时钟的分频、和内部PLL倍频实现内部高频计时时钟等，提高了系统的精度和稳定性。 ...
https://www.eeworm.com/dl/923959.html
下载: 7
查看: 5908

嵌入式综合 Blackfin嵌入式对称性多处理器的初步技术数据手册

概要2 个对称的600MHz 高性能Blackfin 内核328K Bytes 片内存储器每个 Blackfin 内核包括:2 个16 位MAC，2 个40 位ALU，4 个8 位视频ALU，以及1 个40 位移位器RISC 式寄存器和指令模型，编程简单，编译环境友好先进的调试、跟踪和性能监视内核电压 0.8V-1.2V，片内调压器可调兼容 3.3V 及2.5V I/O256 引脚Mini-BGA 和297 引 ...
https://www.eeworm.com/dl/566/35908.html
下载: 42
查看: 1101

VHDL/FPGA/Verilog FPGA的多路可控脉冲延迟系统.docx

　1  系统功能 　　本系统拟定对频率范围在1~50 kHz左右的TTL电平脉冲序列进行多路延迟处理。各路延迟时间分别由单片机动态设定，最大延迟时间为1 ms，最大分辨率为0.15 ns级。 　3  方案实现 　　系统选用Actel公司的ProASIC3 A3P250芯片实现数字部分。系统时钟由外部50 MHz晶振提供，时钟引脚连接 ...
https://www.eeworm.com/dl/502489.html
下载: 2
查看: 65