搜索结果
找到约 3,129 项符合
NC-Verilog 的查询结果
VHDL/FPGA/Verilog 完整的用VERILOG语言开发的USB2.0 IP核源代码
完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件
VHDL/FPGA/Verilog Verilog HDL的PLI子程序接口
Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，
VHDL/FPGA/Verilog Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名
Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名
VHDL/FPGA/Verilog crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.
其他书籍 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL
第一章 数字信号处理、计算、程序、
算法和硬线逻辑的基本概念
第二章 Verilog HDL设计方法概述
第三章 Verilog HDL的基本语法
第四章 不同抽象级别的Verilog HDL模型
第五章 基本运算逻辑和它们的Verilog HDL模型
第六章 运算和数据流动控制逻辑 ...
VHDL/FPGA/Verilog 非常多的verilog实例
非常多的verilog实例，对于刚入门者比较有用
其他书籍 是一本好书,verilog HDL,a guide to digital design and synthesis
是一本好书,verilog HDL,a guide to digital design and synthesis
VHDL/FPGA/Verilog verilog源码
verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过
VHDL/FPGA/Verilog verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状
verilog编写的状态机检测00100序列.
实现 input:...011000010010000...
output:...000000000100100...
并且 用测试模块来验证状态是否正确工作
VHDL/FPGA/Verilog VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
VERILOG HDL 实际工控项目源码
开发工具 altera quartus2