搜索结果

找到约 448 项符合 Modelsim 的查询结果

VHDL/FPGA/Verilog 16位的移位寄存器

16位的移位寄存器,加上testbench,可以在modelsim里面运行~
https://www.eeworm.com/dl/663/176580.html
下载: 181
查看: 1108

VHDL/FPGA/Verilog 本原码是基于Verilog HDL语言编写的

本原码是基于Verilog HDL语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
https://www.eeworm.com/dl/663/180083.html
下载: 87
查看: 1044

VHDL/FPGA/Verilog 在利用FPGA实现数字信号处理方面

在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘积-积结构相比,具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法,并通过Xilinx ISE在Modelsim下进行了仿真。 ...
https://www.eeworm.com/dl/663/183954.html
下载: 198
查看: 1075

VHDL/FPGA/Verilog 8位的a/d行为模型

8位的a/d行为模型,可以应用于modelsim等环境下的仿真,不可综合。
https://www.eeworm.com/dl/663/208172.html
下载: 95
查看: 1016

VHDL/FPGA/Verilog 静态随机读取存储器行为模型

静态随机读取存储器行为模型,可以应用于modelsim环境的仿真。
https://www.eeworm.com/dl/663/208173.html
下载: 110
查看: 1014

VHDL/FPGA/Verilog 本代码介绍了使用VHDL开发FPGA的一般流程

本代码介绍了使用VHDL开发FPGA的一般流程,最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL,在软件开发平台ISE上完成,可以在较高速时钟频率(100MHz)下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真,并完成了综合布局布线,最终 ...
https://www.eeworm.com/dl/663/219674.html
下载: 126
查看: 1062

VHDL/FPGA/Verilog 用VHDL写的运动计时表程序

用VHDL写的运动计时表程序,用Modelsim仿真已经通过,帖出来与大家分享。
https://www.eeworm.com/dl/663/219731.html
下载: 29
查看: 1058

VHDL/FPGA/Verilog riscMCU的VHDL实现

riscMCU的VHDL实现,内附有modelsim仿真testbench和文档说明
https://www.eeworm.com/dl/663/222238.html
下载: 164
查看: 1021

VHDL/FPGA/Verilog 非常优秀的国外VHDL设计教程

非常优秀的国外VHDL设计教程,可进行MODELSIM模拟等操作
https://www.eeworm.com/dl/663/223611.html
下载: 151
查看: 1025

VHDL/FPGA/Verilog 11 阶FIR 数字滤波器,verolog描述

11 阶FIR 数字滤波器,verolog描述,通过modelsim 6.0 仿真,Quartue综合
https://www.eeworm.com/dl/663/223997.html
下载: 81
查看: 1016