搜索结果
找到约 49 项符合
Maxplus2 的查询结果
按分类筛选
VHDL/FPGA/Verilog vhdl语言设计频率计
vhdl语言设计频率计，十进制加法器.运用maxplus2运行，
其他 实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
教程资料 基于FPGA的usb程序
基于FPGA的usb程序，采用VHDL语言编写。\r\n开发环境为ISE或者MAXPLUS2。
matlab例程 在matlab仿真的基础上
在matlab仿真的基础上，用maxplus2实现等波纹法的程序代码
VHDL/FPGA/Verilog 交通灯控制系统VHDL源码
交通灯控制系统VHDL源码，用VHDL语言、MAXPLUS2环境设计实现
VHDL/FPGA/Verilog 这是FPGA系统的一个简单的与上位机串行通讯的的小程序
这是FPGA系统的一个简单的与上位机串行通讯的的小程序，MAXPLUS2编写
VHDL/FPGA/Verilog 用于测试ACEX1k30的流水灯程序
用于测试ACEX1k30的流水灯程序，晶振频率为20mhz。运行环境Maxplus2
VHDL/FPGA/Verilog 为FPGA系统所设计的一个简单的控制LED灯显示的小程序
为FPGA系统所设计的一个简单的控制LED灯显示的小程序，用MAXPLUS2编写
VHDL/FPGA/Verilog 来自某名牌大学电子实验室的eda指导教程
来自某名牌大学电子实验室的eda指导教程，主要介绍了maxplus2，适合初学者
VHDL/FPGA/Verilog 该文件可用vhdl语言实现时钟8倍频
该文件可用vhdl语言实现时钟8倍频，运行环境可在maxplus2和ise的仿真软件上