搜索：Max - 虫虫下载站

技术资料  USB转485

USB转485 ，PL2303HX与MAX485

https://www.eeworm.com/dl/980780.html

下载: 1

查看: 9209

2303

VHDL/FPGA/Verilog 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&#8226 测试&#8226 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手 ...

https://www.eeworm.com/dl/663/202267.html

下载: 126

查看: 1445

电子书籍  文章使用最新的器件CP2101 桥接器作为核心,加上UART 和RS485 的转换芯片MAX1483 和一些附加电路IC 实现了USB 和RS485 转换器的硬件电路,介绍了作为USB 和UART

文章使用最新的器件CP2101 桥接器作为核心,加上UART 和RS485 的转换芯片MAX1483 和一些附加电路IC 实现了USB 和RS485 转换器的硬件电路,介绍了作为USB 和UART 桥接器的新器件CP2101 的功能和用法,设计了在微机平台上与转换器进行通讯的软件. ...

https://www.eeworm.com/dl/cadence/ebook/298730.html

下载: 141

查看: 1099

UART 485 USB 2101

VHDL/FPGA/Verilog 摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS

摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求. ...

https://www.eeworm.com/dl/663/311409.html

下载: 77

查看: 1079

VHDL PLUS MAX 数字密码锁

单片机开发  通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个

通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个数都是一样的(通讯数据量) 4:每个上行/下行的数据包都采用CRC8校验 5:数据接收采用中断+查询的方式 6:总是由主机向从机发送一个数据包,从机收到数据包后向主 ...

https://www.eeworm.com/dl/648/363181.html

下载: 129

查看: 1277

7.3728 9600 485 MHz

单片机开发  通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个

通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个数都是一样的(通讯数据量) 4:每个上行/下行的数据包都采用CRC8校验 5:数据接收采用中断+查询的方式 6:总是由主机向从机发送一个数据包,从机收到数据包后向主 ...

https://www.eeworm.com/dl/648/363182.html

下载: 21

查看: 1223

7.3728 9600 485 MHz

Java编程  Support servers like Tomcat, Resin, WebSphere, WebLogic etc. Multi-languages(English/Chinese...)

Support servers like Tomcat, Resin, WebSphere, WebLogic etc. Multi-languages(English/Chinese...) Support RSS 2.0 RSS syndication Unlimited XML news source Customizable fetch time interval Customizable max entry count Customizable max content size

https://www.eeworm.com/dl/633/210322.html

下载: 65

查看: 1097

Multi-languages WebSphere WebLogic Support

VHDL/FPGA/Verilog 四位全加器

四位全加器，VHDL语言，max+plusII平台做的

https://www.eeworm.com/dl/663/260571.html

下载: 181

查看: 1042

全加器

VHDL/FPGA/Verilog 8位全加器的VHDL描述

8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

https://www.eeworm.com/dl/663/419068.html

下载: 32

查看: 1155

VHDL 8位全加器

教程  ansoft 12,使用手册

Ansoft 12 MAX WELL使用手册及注意事项

https://www.eeworm.com/dl/513947.html

下载: 1

查看: 35

ansoft 12 使用手册

搜索结果

按分类筛选

技术资料  USB转485

VHDL/FPGA/Verilog 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&

电子书籍  文章使用最新的器件CP2101 桥接器作为核心,加上UART 和RS485 的转换芯片MAX1483 和一些附加电路IC 实现了USB 和RS485 转换器的硬件电路,介绍了作为USB 和UART

VHDL/FPGA/Verilog 摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS

单片机开发  通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个

单片机开发  通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个

Java编程  Support servers like Tomcat, Resin, WebSphere, WebLogic etc. Multi-languages(English/Chinese...)

VHDL/FPGA/Verilog 四位全加器

VHDL/FPGA/Verilog 8位全加器的VHDL描述

教程  ansoft 12,使用手册