搜索结果
找到约 12 项符合
MBYTE 的查询结果
微处理器开发 CPU MPC8270 SDRAM K4S561632 x4(128Mbyte) BOOT FLASH AM29LV640(8MByte) Nand FLASH 兼容三星的K9F系列的FLASH
CPU MPC8270
SDRAM K4S561632 x4(128Mbyte)
BOOT FLASH AM29LV640(8MByte)
Nand FLASH 兼容三星的K9F系列的FLASH
CPU JTAG口 核心板集成
串口 3个 SMC1、SMC2、SCC1
（SMC1扩展板和核心板都有输出接口）
以太网口 3个 FCC1、FCC2、FCC3
可编程发光二极管 6个
可编程发光数码二极管 1个
系统外部中断输入 4个
外部系统复位输 ...
驱动编程 这是一个用ISP1581 USB2.0接口芯片作为图像采集接口的驱动程序。该驱动程序支持Endpoint1 Bulk方式 数据输入传输。实际传输速度可以达到24MBYTE/S
这是一个用ISP1581 USB2.0接口芯片作为图像采集接口的驱动程序。该驱动程序支持Endpoint1 Bulk方式 数据输入传输。实际传输速度可以达到24MBYTE/S
手册 datasheet_MX25L6406EM2I-12G
DataFlash芯片数据手册，SPI接口，64Mbit/8Mbyte.
单片机编程 DevKit8000评估套件简介及应用
DevKit8000评估套件简介及应用
OMAP3530应用处理器集成600-MHz ARM Cortex-A8核及430-MHz TMS320C64x DSP核 板载128MByte DDR SDRAM，32bit 板载128MByte NAND Flash
VHDL/FPGA/Verilog SD卡读卡器模块的VHDL及软件驱动代码
SD卡读卡器模块的VHDL及软件驱动代码，可作为外设挂接在Avalon总线上。支持以SD模式、4线模式读取。在24MHz时钟驱动下读取速率可达8MByte/s
技术资料 一款基于S3C44B0X的高速ADC的电路设计及研究
本文详细阐述了一款基于三星ARM 芯片S3C44B0X 的高速AD 转换器的电路设计，并介绍了该电路的特点和简单分析了实验结果。该电路系统扩展的外部存储器容量高达12Mbyte，人机交互接口丰
技术资料 基于FPGA的SDRAM控制器的设计实现
SDRAM工作原理简介
本设计采用MlCRON公司的MT48LC128M4A2型号容量为512Mbyte的SDRAM，MT48LC128M4A2采用了54引脚的T50P封装，工作电压为3.3V,并且采用同步接口方式(所有的信号都是时钟信号的上升沿触发)，与系统时钟同步运行。其含有4位数据总线，4个组。每组(bank)行地址数目是 ...
VHDL/FPGA/Verilog This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDR
This leon3 design is tailored to the Altera NiosII Startix2
Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM.
As of this time, the DDR interface only works up to 120 MHz.
At 130, DDR data can be read but not written.
NOTE: the test bench cannot be simulated with DDR enabled
because ...
技术资料 基于嵌入式的高速数据采集系统
在遥测系统中，针对传统存储系统硬盘的功耗高、发热高、噪声大、访问速度低的问题，设计了以 FPGA 为主控单元，以 LVDS 为图像数据传输和读取的接口。以图像存储、图像传输、长线读数和实时监测为主要功能模块。以 FLASH 为存储单元，合理地选择了存储模块的工作模式，根据可靠性和模块化的设计原则，结合任务要求与功能指 ...
学术论文 基于FPGA的机载高速数据记录系统的研究
本文将电路接口技术与硬件可编程技术相结合，提出了用可编程芯片来控制IDE硬盘进行高速数据记录，能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究，对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析，在此基础上完成了基于FPGA的数据记录控制器的 ...