搜索结果
找到约 3,237 项符合
HDL综合 的查询结果
按分类筛选
其他书籍 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL
第一章 数字信号处理、计算、程序、
算法和硬线逻辑的基本概念
第二章 Verilog HDL设计方法概述
第三章 Verilog HDL的基本语法
第四章 不同抽象级别的Verilog HDL模型
第五章 基本运算逻辑和它们的Verilog HDL模型
第六章 运算和数据流动控制逻辑 ...
文件格式 计算机网络课程设计__局域网综合实验__Email服务器安装配置__报告
计算机网络课程设计__局域网综合实验__Email服务器安装配置__报告
其他书籍 是一本好书,verilog HDL,a guide to digital design and synthesis
是一本好书,verilog HDL,a guide to digital design and synthesis
企业管理 综合人事管理系统VC源码。 数据库编程
综合人事管理系统VC源码。
数据库编程
其他书籍 硬件描述语言:怎么样写状态机(英文)。可综合风格的状态机写法
硬件描述语言:怎么样写状态机(英文)。可综合风格的状态机写法,并有例子说明。谢谢大家
VHDL/FPGA/Verilog VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
VERILOG HDL 实际工控项目源码
开发工具 altera quartus2
其他 很不错的结合DateTime的综合例子
很不错的结合DateTime的综合例子
VHDL/FPGA/Verilog 硬件描述语言,verilog HDL,实现了解码器的设计
硬件描述语言,verilog HDL,实现了解码器的设计
VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
VHDL/FPGA/Verilog Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。