搜索结果
找到约 828 项符合
FIFO 的查询结果
按分类筛选
- 全部分类
- 技术资料 (292)
- VHDL/FPGA/Verilog (146)
- 操作系统开发 (76)
- 学术论文 (44)
- 单片机开发 (30)
- 其他 (16)
- 单片机编程 (15)
- Linux/Unix编程 (15)
- 其他嵌入式/单片机内容 (15)
- 嵌入式/单片机编程 (13)
- 系统设计方案 (12)
- 教程资料 (11)
- USB编程 (11)
- 微处理器开发 (8)
- VIP专区 (8)
- 书籍源码 (7)
- 其他书籍 (6)
- 可编程逻辑 (6)
- 源码 (5)
- DSP编程 (5)
- 嵌入式综合 (5)
- Java编程 (5)
- 软件设计/软件工程 (5)
- 通讯/手机编程 (4)
- 通信网络 (4)
- 串口编程 (4)
- 数据结构 (4)
- 并行计算 (4)
- 压缩解压 (3)
- 文件格式 (3)
- 汇编语言 (3)
- 通讯编程文档 (3)
- 文章/文档 (3)
- VHDL/Verilog/EDA源码 (2)
- 接口技术 (2)
- 传感与控制 (2)
- 电子书籍 (2)
- 磁盘编程 (2)
- 网络 (2)
- 数学计算 (2)
- uCOS (2)
- 嵌入式Linux (2)
- 手册 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 仿真技术 (1)
- 其他文档 (1)
- 软件工程 (1)
- 单片机相关 (1)
- 开发工具 (1)
- 模拟电子 (1)
- 驱动编程 (1)
- 教育系统应用 (1)
- 语音压缩 (1)
- SCSI/ASPI (1)
- *行业应用 (1)
- matlab例程 (1)
- 中间件编程 (1)
- VC书籍 (1)
- 行业发展研究 (1)
VHDL/FPGA/Verilog 基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片
基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片
VHDL/FPGA/Verilog 千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.
千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.
VHDL/FPGA/Verilog 8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。
8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。
微处理器开发 用Keil C语言编写的EZ-USB CyC768013芯片 slave FIFO模式的固件程序
用Keil C语言编写的EZ-USB CyC768013芯片 slave FIFO模式的固件程序
操作系统开发 通过一个主时钟信号完成异步FIFO读写时钟信号的产生。编译通过实现功能。
通过一个主时钟信号完成异步FIFO读写时钟信号的产生。编译通过实现功能。
Linux/Unix编程 包含几个用不同方式（共享内存、socket、FIFO、消息队列等）实现进程通信的小程序
包含几个用不同方式（共享内存、socket、FIFO、消息队列等）实现进程通信的小程序，包含详细注释，足以解释各种方式进程通信的实现原理和编程方法
VHDL/FPGA/Verilog 本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件
本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.
汇编语言 模拟虚拟存储器 调用页面时若没有实页就中断 请求页面置换 算法是FIFO
模拟虚拟存储器 调用页面时若没有实页就中断 请求页面置换 算法是FIFO
其他 FX2Pipe is a small high speed USB transfer program which can pipe stdin into the FX2 FIFO or back fr
FX2Pipe is a small high speed USB transfer program which can pipe stdin into the FX2 FIFO or back from the FIFO to stdout.
操作系统开发 操作系统课程设计（源码和报告） 请求页式管理缺页中断模拟设计--FIFO、OPT
操作系统课程设计（源码和报告）
请求页式管理缺页中断模拟设计--FIFO、OPT