搜索结果
找到约 44 项符合
EPF 的查询结果
按分类筛选
笔记 实验二须知
实验内容：
1.利用QuartusII的"MegaWizard Plug-In Manager",
  设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE
  把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行
  时序仿真，将仿真波形（输入输出选用group）文件提交。
2.利用QuartusII的"MegaWizard Plug-In ...
技术资料 基于CPLD的MIDI音乐播放器的设计
本音乐播放器依据MIDI 音乐基本原理，结合EDA 技术，采用ALTERA 公司的可编程逻辑器件（CPLD）EPF10LC84-4 作为控制核心而设计的。本文主要阐述了利用VHDL 语言设计MIDI
技术资料 基于分布式算法的FIR滤波器的设计与实现
本文介绍了能高效实现固定常数乘法的分布式算法原理，给出了在FPGA 中用查找表实现FIR滤波器的算法设计，并以一个16 阶低通滤波器为例说明了设计过程。该设计通过Altera 公司的EPF10K30器
技术资料 基于DSP与FPGA的多通道数据采集系统的设计
· 摘要：  针对煤矿井下的安全生产管理信息采集.设计采用DSP芯片TMS320VC5402和FPGA芯片EPF10K50E作为核心控制部分,完成整个系统的数据处理、数据传输等功能.该系统采集信号频率范围宽、数据传送量大、数据传输速度高,并具有较强的扩展能力.   ...
技术资料 基于DSP和FPGA的开放式伺服平台设计
· 摘要：  介绍采用DSP(TMS320LF2407A)+FPGA(EPF10K10ATC144-3)结构的开放式伺服平台的设计,平台充分利用DSP的高速运算能力和FPGA的在系统可编程能力.平台拥有丰富的接口可以满足多种应用和研究.基于该平台的永磁同步伺服系统实验结果,验证了设计的正确.   ...
VHDL/FPGA/Verilog 自己做的vhdl课程设计
自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行 ...
技术资料 基于Verilog+HDL出租车计费系统
利用Verilog HDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性.源程序经MAX+PLUSⅡ软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统 ...
技术资料 基于CPCI总线的伺服控制卡的设计和实现
·摘要：  CPCI总线是一种兼容性强、功能全面的计算机总线.文章通过对TI公司推出的DSP芯片(TMS320F2812)、FPGA芯片(EPF10K30A)和CPCI接口芯片(PCI9054)的功能和特点的深入分析,讨论了一种基于CPCI总线的伺服控制卡的硬件实现.充分考虑和融合了上述芯片的资源和特点,能够较好的满足系统对运动控制部件的实时性和控制精 ...
VHDL/FPGA/Verilog 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了 ...
VHDL/FPGA/Verilog 摘 要：以上海地区的出租车计费器为例
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优
化，下载到EPF1OK10TC144—3芯片中， ...