搜索结果
找到约 37 项符合
Booth 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的
用VHDL语言编写的一个乘法器校程序
是基于BOOTH算法的
VHDL/FPGA/Verilog booth乘法器： 16*16有符号乘法器
booth乘法器： 16*16有符号乘法器，Booth编码，简单阵列，Ripple Carry Adder
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
VHDL/FPGA/Verilog 16*16有符号乘法器的  编码方式：Booth编码
16*16有符号乘法器的
 编码方式：Booth编码，
 拓扑结构：简单阵列
 加法器：Ripple Carry Adder
汇编语言 主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等
主題 :
Low power Modified Booth Multiplier
介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group ...
VHDL/FPGA/Verilog 基于BOOTH的32位快速乘法器的设计源码
基于BOOTH的32位快速乘法器的设计源码
数学计算 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
嵌入式/单片机编程 54x54-bit Radix-4 Multiplier based on Modified Booth Algorithm
54x54-bit Radix-4 Multiplier
based on Modified Booth Algorithm
VHDL/FPGA/Verilog Booth Algorithm 是一種較簡潔的有號數字相乘的方法
Booth Algorithm 是一種較簡潔的有號數字相乘的方法，即利用位元掃描方式，跳過00、11以增快速度
VHDL/FPGA/Verilog 18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
18bit的booth乘法器
采用booth2编码
Wallace压缩树
以及超前进位结合进位选择的36bit高性能加法器