搜索：Ap-ISP - 虫虫下载站

其他  ISP升级FLASH程序C51源代码

ISP升级FLASH程序C51源代码，可将存在EEPROM中的程序烧写在带ISP功能的FLASH内，比如89LS52

https://www.eeworm.com/dl/534/393602.html

下载: 85

查看: 1090

VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器

这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器，通过独特的3次映射一位全加器的方法从而实现七人表决器的功能，与网络上任何其他的七人表决器源码决无雷同。

https://www.eeworm.com/dl/663/394005.html

下载: 154

查看: 1096

VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器

这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。

https://www.eeworm.com/dl/663/394007.html

下载: 162

查看: 1056

VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器

这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7

https://www.eeworm.com/dl/663/394011.html

下载: 52

查看: 1099

单片机开发  这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数

这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数，同时产生控制信号）、脉冲发生模块（用于接受控制信号并产生脉冲输出）、脉冲接收模块（用于接收脉冲输出并记录脉冲个数）、显示模块（将接受模块记录到的脉冲总数显示 ...

https://www.eeworm.com/dl/648/394021.html

下载: 89

查看: 1059