搜索结果

找到约 1,827 项符合 Altera 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog VHDL编写的6层电梯控制器

VHDL编写的6层电梯控制器,可在Altera的CPLD系统运行实验,内附实验报告
https://www.eeworm.com/dl/663/392688.html
下载: 193
查看: 1092

技术资料 基于DE0的数字时钟

基于Altera公司的FPGA开发板DE0实现计时、秒表、倒计时功能的数字时钟
https://www.eeworm.com/dl/967387.html
下载: 10
查看: 191

VHDL/FPGA/Verilog 8051 MCU在nois平台上实现的说明文档

8051 MCU在nois平台上实现的说明文档,讲解非常详细,对于设计很有帮助,出自Altera公司。
https://www.eeworm.com/dl/663/198556.html
下载: 65
查看: 1079

VHDL/FPGA/Verilog 文章论述如何将向modelsim中添加仿真库

文章论述如何将向modelsim中添加仿真库,包括添加xilinx,altera,actel公司的仿真库的方法
https://www.eeworm.com/dl/663/224041.html
下载: 194
查看: 1098

VHDL/FPGA/Verilog 利用触发器实现的

利用触发器实现的,8位半加器的VHDL语言实现,适用于altera系列FPGA
https://www.eeworm.com/dl/663/251829.html
下载: 84
查看: 1035

VHDL/FPGA/Verilog FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用

FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用,验证通过,工程环境为Altera Quartus II
https://www.eeworm.com/dl/663/340370.html
下载: 56
查看: 1207

VHDL/FPGA/Verilog Verilog 编写的ISP1362的控制器IP核

Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序
https://www.eeworm.com/dl/663/343407.html
下载: 45
查看: 1123

VHDL/FPGA/Verilog SOPC架构建立实例

SOPC架构建立实例,针对altera公司的DE2开发板,其他开发系统也可以用
https://www.eeworm.com/dl/663/479274.html
下载: 189
查看: 1048

技术资料 Quartus13.1与modelsim的联调

该文档为Quartus-II-13.1与自带modelsim-Altera-10.0d仿真软件的联调,不错的资料
https://www.eeworm.com/dl/862230.html
下载: 6
查看: 9197

技术资料 基于FPGA的频率计

基于altera 的cyclone 做的频率计源码,使用的是verilog进行编写,eda工具是quartus ii 12.0
https://www.eeworm.com/dl/870783.html
下载: 2
查看: 9270