搜索结果

找到约 1,827 项符合 ALTERA 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 只需要FPGA两个通用管脚

只需要FPGA两个通用管脚,就可以实现FPGA与PC机进行以太网通信!!如果你有ALTERA_DE1的开发板,可以直接下再看效果,用其他板子就要重新分配一下管脚,推荐使用电流输出。
https://www.eeworm.com/dl/663/348876.html
下载: 197
查看: 1040

VHDL/FPGA/Verilog CPLD程序

CPLD程序,ALTERA公司的EPM7128SLC84-10,PLCC84封装,已经调试过的程序,包含仿真文件,波形文件,VHDL语言程序,电路图以及PCB板和系统原理图,非常有用,尤其是初学EDA和CPLD、FPGA器件的人
https://www.eeworm.com/dl/663/358473.html
下载: 42
查看: 1065

技术资料 基于FPGA与DSP的等精度数字频率计设计

·摘要:  本设计根据等精度的多周期同步测频原理,采用Altera公司的FLEX10K10系列FPGA和TI的TMS320VC5402进行硬件电路的设计.各项实测表明,多周期同步测频法是正确、合理和可靠的. 
https://www.eeworm.com/dl/882694.html
下载: 10
查看: 8834

技术资料 基于FPGA DSP架构的高速通信接口设计与实现

本文采用 altera 公司cyclone 系列芯片ep1c12 实现了与ts101/ts201 两种芯片的链路口的双工通信,并给出了具体的设计实现方法。其中ts101 的设计已经成功应用于某
https://www.eeworm.com/dl/901159.html
下载: 8
查看: 3850

技术资料 SAR图像峰--斜双参检测法的FPGA实现

在SAR 图像中检测舰船本身或其尾迹时,往往运算量非常大,为了满足未来业务化操作中高速和实时性的要求,本文提出了一种基于FPGA 的硬件实现方法,提出了应用VHDL 在ALTERA S
https://www.eeworm.com/dl/917143.html
下载: 5
查看: 4931

技术资料 串口通信星型连接的CPLD实现

介绍采用Altera 公司的可编程器件实现串口通信的星型连接,扼要地介绍四路UART 串口通信网络的星型连接的硬件和软件的实现。在实现多点串口通信时,星型连接比总线型连接具有更多的优点。
https://www.eeworm.com/dl/920883.html
下载: 8
查看: 8321

技术资料 基于FPGA的信号互相关运算器研究

本文采用ALTERA 公司FPGA 作为算法处理器件,实现了互相关算法,取得了很好的效果。本文根据相关算法的运算原理并考虑了模块与外部的交互性,在FPGA 中配置设计了互相关运算模块、并串转换
https://www.eeworm.com/dl/921157.html
下载: 10
查看: 6993

单片机编程 基于FPGA DSP架构的高速通信接口设计与实现

本文采用 altera 公司cyclone 系列芯片ep1c12 实现了与ts101/ts201 两种芯片的链路口的双工通信,并给出了具体的设计实现方法。其中ts101 的设计已经成功应用于某信号处理机中。
https://www.eeworm.com/dl/502/30940.html
下载: 161
查看: 1079

嵌入式/单片机编程 利用带有I2C总线接口的日历时钟芯片DS1337

利用带有I2C总线接口的日历时钟芯片DS1337,在NIOS II嵌入式系统平台上实现一个实时时钟,并可在显示器上显示出预置的时分秒。硬件平台为Altera的Cyclone II版Nios II开发环境
https://www.eeworm.com/dl/647/226934.html
下载: 22
查看: 1098

VHDL/FPGA/Verilog 其中“music_rom”使用FPGA厂商提供的工具生成的

其中“music_rom”使用FPGA厂商提供的工具生成的,如Altera的Quartus II 及其宏功能生成的这些文件。 另外,我们还希望实现以下功能: * 播放音乐时,在ROM的结尾处暂停 所以我们将原来的程序的最后一行从
https://www.eeworm.com/dl/663/316267.html
下载: 87
查看: 1093