搜索结果

找到约 10,000 项符合 4g模块 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能

数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图1所示结构的数字钟,该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。 ...
https://www.eeworm.com/dl/663/201830.html
下载: 125
查看: 2545

教育系统应用 数据库课程设计 基于C/S模式的图书管理系统的设计 本文介绍了一个基于Client/Server模式的高校图书管理系统的设计与实现。运用Visual Basic.Net结合Microsoft SQ

数据库课程设计 基于C/S模式的图书管理系统的设计 本文介绍了一个基于Client/Server模式的高校图书管理系统的设计与实现。运用Visual Basic.Net结合Microsoft SQL Server 2000开发的登录模块主要用于验证用户身份,进行有效的操作。从主界面模块在验证后进入每个子模块进行各个子系统的具体功能操作。在整个系统设计中充分 ...
https://www.eeworm.com/dl/621/207126.html
下载: 58
查看: 1150

系统设计方案 本文介绍了采用VB语言编程

本文介绍了采用VB语言编程,利用CAN现场总线技术以及华控RSM智能模块搭建分布式监控系统的逻辑结构,采用CAN2.0通讯协议实现上位机与模块的数据通信。详细介绍了RSM04隔离型脉冲输入计数器模块与上位计算机的连接与通讯实现。在实验过程中模拟了信号发生源,其发出的信号经模块采集后送至上位机,执行计数值程序后,可以读 ...
https://www.eeworm.com/dl/678/241224.html
下载: 195
查看: 1056

技术资料 计算机控制系统-高金源版

适用对象:适用于电气工程、自动化专业高年级以及研究生一年级内容简介:对数字化控制系统进行建模,主要研究对象为线性控制系统的各个环节,对包含采样模块、调制模块、调节器模块、PWM模块,等在内的各个环节进行离散化以及稳定性分析与设计,适合从理论层面进行系统稳定性和动、静态性能设计。 ...
https://www.eeworm.com/dl/837639.html
下载: 17
查看: 6452

技术资料 智能灌溉系统的设计

随着时代的发展,中国的农业领域不断扩张。目前已经成为农业第一大国,而人工操作已经不能满足目前的工作需要,所以智能灌溉系统的出现,能更好地解决劳动生产力等问题,此次设计的智能灌溉系统由四部分组成:核心控制模块、外部传感器模块、开关控制模块、显示模块。此系统不仅可以实时监测土地湿度,还可以控制水泵自动开关实现 ...
https://www.eeworm.com/dl/894648.html
下载: 4
查看: 9038

技术资料 基于单片机的智能排水窨井盖设计

针对暴雨所致城市水涝、需要打开下水道窨井盖及时排水的问题,提出了一种全自动的实时监测路面积水及加快排水的系统。基于单片机的智能排水窨井盖包括控制模块、监测模块、定位模块和GSM模块四部分。该系统不但可以实时对窨井盖区域范围内的积水智能排放,而且可以对窨井盖被移动的状态(维修、被盗、水情等状态)进行迅速报警 ...
https://www.eeworm.com/dl/897705.html
下载: 3
查看: 7655

单片机开发 DSK5402开发板的原理图

DSK5402开发板的原理图,上面含tlv320aic23b音频采集模块,RTL8019网卡模块,采用单片机引导方式,不需仿真器即可学习DSP
https://www.eeworm.com/dl/648/275411.html
下载: 157
查看: 1085

数据库系统 ADO数据库编程类

ADO数据库编程类,按ERP思想实现了三级用户权限管理,实现了ADO连接的封装,以及其它的各种模块的封装,用户可自行把各模块用在自己的系统中
https://www.eeworm.com/dl/523/306407.html
下载: 186
查看: 1055

Modem编程 采用cb平台开以

采用cb平台开以,利用spcom组件实现串口和GPRS模块通讯,通过GPRS网络对TCP/IP服务器进行数据通讯,本程序对串口和GPRS模块通讯有限好参考价值
https://www.eeworm.com/dl/623/434811.html
下载: 117
查看: 1048

VHDL/FPGA/Verilog 这个设计是使用Virtex-4实现DDR的控制器的

这个设计是使用Virtex-4实现DDR的控制器的,设计分为三个主要模块:Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。
https://www.eeworm.com/dl/663/442622.html
下载: 62
查看: 1075