搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
其他 32位高性能浮点乘法器芯片设计研究.pdf
32位高性能浮点乘法器芯片设计研究.pdf
VHDL/FPGA/Verilog 介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
VHDL/FPGA/Verilog 这两个分别是8位乘法器的VHDL语言的实现
这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想
VHDL/FPGA/Verilog 用VHDL实现四位乘法器
用VHDL实现四位乘法器，不直接用乘法实现，一来节省资源，二来可提高速度！
其他书籍 定点八位乘法器的原理图设计
定点八位乘法器的原理图设计，已通过功能仿真！
VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移
vhdl语言的100个例子
VHDL语言100例
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数 ...
VHDL/FPGA/Verilog 基于CPLD/FPGA的十六位乘法器的VHDL实现
基于CPLD/FPGA的十六位乘法器的VHDL实现
VHDL/FPGA/Verilog 18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
18bit的booth乘法器
采用booth2编码
Wallace压缩树
以及超前进位结合进位选择的36bit高性能加法器
VHDL/FPGA/Verilog VHDL：用状态机的方法实现一个8位乘法器
VHDL：用状态机的方法实现一个8位乘法器
其他 用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。