搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
系统设计方案 布思基四乘法器实现,很好用,快来看,希望对大家有所帮助.
布思基四乘法器实现,很好用,快来看,希望对大家有所帮助.
Delphi控件源码 delphi７企业人力资源管理系统 目 录 1、绪论 4 1.1 选题背景 4 1.2 本系统所采用的技术 5 2、系统分析 6 2.1 系统框架及功能模块 6 2.2 系统流程 7
delphi７企业人力资源管理系统
目 录
1、绪论 4
1.1 选题背景 4
1.2 本系统所采用的技术 5
2、系统分析 6
2.1 系统框架及功能模块 6
2.2 系统流程 7
2.3 系统的功能模块分析 8
2.3.1机构编制管理 8
2.3.2职员信息管理模块 9
2.3.3薪资福利管理模块 10
3、系统设计 12
3.1 系统的数据库设计 12
3.1.1组织机构编码表 12
3.1.2 ...
VHDL/FPGA/Verilog MAXPLUS2 自己编写的VHDL 4位除法器
MAXPLUS2 自己编写的VHDL
4位除法器
VHDL/FPGA/Verilog 利用2個加法器及2個乘法器加上平行化處理來實現
利用2個加法器及2個乘法器加上平行化處理來實現
数据结构 基于FPGA的8位乘法器代码,可以进行四象限乘法
基于FPGA的8位乘法器代码,可以进行四象限乘法
VHDL/FPGA/Verilog 实现简单十六位加法器及测试程序 的verilog代码
实现简单十六位加法器及测试程序
的verilog代码
中间件编程 maxplus做的四位乘法器
maxplus做的四位乘法器，可下载仿真
文件格式 通过四位乘法器的实例详细介绍了用ＶＨＤＬ语言设计数字系统的流程和方法
通过四位乘法器的实例详细介绍了用ＶＨＤＬ语言设计数字系统的流程和方法，通过仿真实现预定目的．
VHDL/FPGA/Verilog 64位乘法器
64位乘法器，超前进位的，大家看看，通过仿真的，verilog的
VHDL/FPGA/Verilog 用VHDL写的一个32位并行乘法器的源代码
用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用