搜索结果

找到约 56,449 项符合 4位布斯乘法器模块及测试模块 的查询结果

VHDL/FPGA/Verilog 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
https://www.eeworm.com/dl/663/451921.html
下载: 30
查看: 1042

单片机开发 与PLC接口的4位LED数字显示

与PLC接口的4位LED数字显示,包含主程序,初始化子程序,显示子程序,数据转换子程序
https://www.eeworm.com/dl/648/452773.html
下载: 33
查看: 1025

嵌入式/单片机编程 4位可逆计数器:将50MHz的时钟进行 分频后的结果作为时钟控制

4位可逆计数器:将50MHz的时钟进行 分频后的结果作为时钟控制,根据输入进行条件判断,再通过设置一个四位的向量将结果输出,利用数码管显示在实验板上
https://www.eeworm.com/dl/647/454374.html
下载: 183
查看: 1062

文章/文档 1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码

1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码
https://www.eeworm.com/dl/652/455506.html
下载: 50
查看: 1172

VHDL/FPGA/Verilog 实现了三种乘法器

实现了三种乘法器,可以进行性能比较,比较有较之
https://www.eeworm.com/dl/663/457116.html
下载: 123
查看: 1032

书籍源码 这个是8*4位的,FIFO,,大家可作参考资料

这个是8*4位的,FIFO,,大家可作参考资料
https://www.eeworm.com/dl/532/457963.html
下载: 86
查看: 1030

VHDL/FPGA/Verilog 网络通信中的MII接口 通常将4位nibble数据送出

网络通信中的MII接口 通常将4位nibble数据送出,此程序将4位数据组合成8位数据并行输出(8比特==1个字节)。。完全可用 同时包含84转换
https://www.eeworm.com/dl/663/460719.html
下载: 188
查看: 1032

VHDL/FPGA/Verilog VHDL 乘法器 源代码

VHDL 乘法器 源代码,很好的VHDL 入门学习例程序
https://www.eeworm.com/dl/663/460822.html
下载: 108
查看: 1079

Linux/Unix编程 基于linux2.4版本+ARM2410开发板下的KEY键盘模块的驱动和测试程序

基于linux2.4版本+ARM2410开发板下的KEY键盘模块的驱动和测试程序
https://www.eeworm.com/dl/619/462142.html
下载: 144
查看: 1050

Linux/Unix编程 基于linux2.4版本+ARM2410开发板下的RS485通信模块的驱动和测试程序

基于linux2.4版本+ARM2410开发板下的RS485通信模块的驱动和测试程序
https://www.eeworm.com/dl/619/462151.html
下载: 173
查看: 1033