搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
技术管理 4位二进制密码锁,可能会对别人有点帮助,大家下来看看把
4位二进制密码锁,可能会对别人有点帮助,大家下来看看把
单片机开发 4位8段数码管分别动态显示“1234” 4位8段数码管分别动态显示“1234”
4位8段数码管分别动态显示“1234”
4位8段数码管分别动态显示“1234”
VHDL/FPGA/Verilog 其乘法器原理是：乘法通过逐项移位相加原理来实现
其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位
VHDL/FPGA/Verilog 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；
VHDL/FPGA/Verilog RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
RS(204,188)译码器的设计
异步FIFO设计
伪随即序列应用设计
CORDIC数字计算机的设计
CIC的设计
除法器的设计
加罗华域的乘法器设计
教育系统应用 EDA课程设计报告 － 电子密码锁设计实验 密码锁密码为4位
EDA课程设计报告 － 电子密码锁设计实验
密码锁密码为4位
单片机开发 4位8段数码管分别动态显示“1234”,希望对大家有所帮助.
4位8段数码管分别动态显示“1234”,希望对大家有所帮助.
数据结构 *设计方案：本程序分为七个模块：1、新建人事信息模块 2、查询模块 3、删除模块 4、添加模块 5、修改模块 6、打印模块 7、数据备份与还原模块。 每个模块相互独立。且每个模块只完成一个功能
*设计方案：本程序分为七个模块：1、新建人事信息模块 2、查询模块 3、删除模块 4、添加模块 5、修改模块 6、打印模块 7、数据备份与还原模块。
每个模块相互独立。且每个模块只完成一个功能，用一个函数实现。在主函数中调用这些模块。每个模块处理的信息即人事基本信息用结构体存储，数据结构采用链表实现，最终以文件形 ...
VHDL/FPGA/Verilog vhdl实现一个4位十进制加法技术器。。。上传源代码
vhdl实现一个4位十进制加法技术器。。。上传源代码，和大家分享
单片机开发 lcd1602编程资料。包括8位和4位口的c语言程序。当单片机口不够时可用4位接法
lcd1602编程资料。包括8位和4位口的c语言程序。当单片机口不够时可用4位接法，采用4位C语言编程就可以。