搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
系统设计方案 本压缩包里含有一4位乘法器及PDF书记一本
本压缩包里含有一4位乘法器及PDF书记一本，其中PDF书记钟含有百例各种VHDL实例
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
文章/文档 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态
机,元件例化与层次设计,最高优先级编码器
VHDL/FPGA/Verilog 移位乘法器的输入为两个4位操作数a和b
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1.
乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法：
1. 被乘数和乘数的高位补0，扩展成8位。
2. 乘法依次向右移位，并检查其最低 ...
VHDL/FPGA/Verilog 用vhdl语言实现4位乘法器
用vhdl语言实现4位乘法器，已被测试过，可参考使用
VHDL/FPGA/Verilog 位加法器的verilog程序与4×4 乘法器的verilog描述！！！
位加法器的verilog程序与4×4 乘法器的verilog描述！！！
学术论文 基于IEEE80211a的OFDM基带传输系统的研究及其部分模块的FPGA实现
IEEE802旗下的无线网络协议引领了无线网络领域的新革命，其不断提升的速度优势满足了人们对于高速无线接入的迫切要求，在这其中，OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展，OFDM的应用得到了长足的进步。在此情况下，以OFDM技术为核心实现数据传输的原型机系统显得应情应景而且必要。 本课题在深入 ...
教程资料 GF_2_m_域乘法器的快速设计及FPGA实现
GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助