搜索：4位布斯乘法器模块及测试模块

VHDL/FPGA/Verilog 实现了VHDL乘法器

实现了VHDL乘法器，8位乘法操作的完成

https://www.eeworm.com/dl/663/335670.html

下载: 65

查看: 1089

汇编语言  带中文字库的128X64是一种具有4位/8位并行、2线或3线串行多种接口方式

带中文字库的128X64是一种具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64, 内置8192个16*16点汉字，和128个16*8点ASCII字符集.利用该模块灵活的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。可以显示8×4行16×16点阵的 ...

https://www.eeworm.com/dl/644/341986.html

下载: 65

查看: 1114

VHDL/FPGA/Verilog 由verilog编写的乘法器

由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。

https://www.eeworm.com/dl/663/399020.html

下载: 146

查看: 1041

书籍源码  纯组合逻辑构成的乘法器虽然工作速度比较快

纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操 ...

https://www.eeworm.com/dl/532/400018.html

下载: 137

查看: 1147

其他  加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1

加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。因此 8 位乘法器需要7个15位加法器和64个与门

https://www.eeworm.com/dl/534/487233.html

下载: 22

查看: 1160

其他  乘法器的实现

乘法器的实现，两种方法，调用IPcore及手动编写，基于ISE软件下的VHDL语言实现

https://www.eeworm.com/dl/534/490080.html

下载: 116

查看: 1044

VIP专区  VIP专区-嵌入式/单片机编程源码精选合集系列（157）

VIP专区-嵌入式/单片机编程源码精选合集系列（157）资源包含以下内容：1. 嵌入式486手册.2. 奔腾-486处理器指令集手册.3. 1602液晶显示程序+1302温度测量+18b20显示时间(C语言).4. 51写的SLE4442程序实验用的SLE4442卡初始密码PSC1、PSC2、PSC3均为0FFH.5. 语音芯片的驱动程序.6. 嵌入式平台入门--嵌入式系统内存泄漏的检查 ...

https://www.eeworm.com/vipdownload/255.html

下载: 96

查看: 7794

LED驱动及控制  4、LED灯具认证、标准及检测

4、LED灯具认证、标准及检测

https://www.eeworm.com/dianzishu/429/1829.html

下载: 46

查看: 1049

单片机  OTP 4-位带SAR8-位A-D转换器单片机

OTP 4-位带SAR8-位A-D转换器单片机

https://www.eeworm.com/dianzishu/449/3370.html

下载: 138

查看: 1109

行业应用文档  在精密乘法器设计中采用AD630整流放大器

在精密乘法器设计中采用AD630整流放大器:

https://www.eeworm.com/dl/509/12073.html

下载: 52

查看: 1147

搜索结果