搜索：21.9 - 虫虫下载站

电子书籍  linux RED HAT 9 从入门到精通书籍

linux RED HAT 9 从入门到精通书籍

https://www.eeworm.com/dl/cadence/ebook/196028.html

下载: 150

查看: 1022

DSP编程  CCS调试实验文件夹下共有9个文件夹

CCS调试实验文件夹下共有9个文件夹，使用时先将以下所有文件夹拷贝到ti\myprojects下。一、Hello1 CCS使用实验二、Volume1 CCS使用实验三、chenfa 小数乘法实验四、chufa 小数除法实验五、Diir IIR滤波器实验六、Fir FIR滤波器实验七、Fft0 ffT程序实验八、Sinbo 信号产生实验九、LMS 自适应滤波器实验 ...

https://www.eeworm.com/dl/516/196090.html

下载: 76

查看: 1036

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　

基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　9.1.4 逻辑框图　　9.1.5 延时模块的详细描述及仿真　　9.1.6 功能模块Verilog-HDL描述的模块化方法　　9.1.7 输入检测模块的详细描述及仿真　　9.1.8 计 ...

https://www.eeworm.com/dl/663/197552.html

下载: 137

查看: 1254

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.

基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.2.3 LCD显示单元的硬件实现　　9.2.4 可编程单脉冲数据的BCD码化　　9.2.5 task的使用方法　　9.2.6 for循环语句的使用方法　　9.2.7 二进制数转换BCD码 ...

https://www.eeworm.com/dl/663/197554.html

下载: 99

查看: 1160

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用

基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用方法　　9.3.4 repeat循环语句的使用方法　　9.3.5 系统函数$random的使用方法　　9.3.6 脉冲计数器的Verilog-HDL描述　　9.3.7 特定脉冲序列的发生　　9.3.8 ...

https://www.eeworm.com/dl/663/197557.html

下载: 128

查看: 1207

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现

基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现　　9.4.4 while循环语句的使用方法　　9.4.5 门控信号发生模块的设计与实现　　9.4.6 频率计的Verilog-HDL描述　　9.4.7 频率计的硬件实现 ...

https://www.eeworm.com/dl/663/197558.html

下载: 29

查看: 1077

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示　　9.5.1 脉冲周期的测量原理　　9.5.2 周期计的工作原理　　9.5.3 周期测量模块的设计与实现

基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示　　9.5.1 脉冲周期的测量原理　　9.5.2 周期计的工作原理　　9.5.3 周期测量模块的设计与实现　　9.5.4 forever循环语句的使用方法　　9.5.5 disable禁止语句的使用方法　　9.5.6 时标信号发生模块的设计与实现　　9.5.7 周期计的Verilog-HDL描述 ...

https://www.eeworm.com/dl/663/197559.html

下载: 79

查看: 1177

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理　　9.6.2 高低电平持续时间测量模

基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理　　9.6.2 高低电平持续时间测量模块的设计与实现　　9.6.3 改进型高低电平持续时间测量模块的设计与实现　　9.6.4 begin声明语句的使用方法　　9.6.5 initial语句和always语句 ...

https://www.eeworm.com/dl/663/197560.html

下载: 193

查看: 1319

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图

基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图　　9.7.4 计数模块的设计与实现　　9.7.5 译码模块的设计与实现　　9.7.6 步进电机驱动的Verilog-HDL描述　　　9.7.7 编译指令-"宏替换`define"的使用 ...

https://www.eeworm.com/dl/663/197561.html

下载: 158

查看: 1198

Java编程  JAVA实现的聊天工具,可以容纳最多10个用户 1.本系统需要JDK1.5 或更高版本的支持。 2.serverDatabase为服务器端的数据文件. 若使用现有数据,可用帐号:1, 密码

JAVA实现的聊天工具,可以容纳最多10个用户 1.本系统需要JDK1.5 或更高版本的支持。 2.serverDatabase为服务器端的数据文件. 若使用现有数据,可用帐号:1, 密码:zwz,登录服务器端系统登录后可查到所有已注册用户的信息,每个用户的密码都与其姓名相同。 3.由于客户端之间的通讯不通过服务器转发,所以每台机器只能正常能 ...

https://www.eeworm.com/dl/633/197570.html

下载: 161

查看: 1060

搜索结果

按分类筛选