搜索结果
找到约 20,544 项符合
频道选择器 的查询结果
VHDL/FPGA/Verilog 三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句
三种方法编写多路选择器的VHDL源代码
分别使用if else ,select ,when 语句
VHDL/FPGA/Verilog 数据选择器
数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。
VHDL/FPGA/Verilog 二进制数据或者频率信号选择器
二进制数据或者频率信号选择器，判决时钟满足低频条件
VHDL/FPGA/Verilog 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟. ...
VHDL/FPGA/Verilog 四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D
四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D
Java编程 java实现的小动画＼声音播放器＼线程竞赛＼文件选择器等小程序
java实现的小动画＼声音播放器＼线程竞赛＼文件选择器等小程序
VHDL/FPGA/Verilog 基于verilog语言的数据选择器
基于verilog语言的数据选择器，包括数据选择器的测试模块
单片机开发 本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验： 1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2．可以进
本文详细介绍了制作电路板的方法及步骤.
实验板的功能
这个实验板可以做如下实验：
1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验
2．可以进行触发器、寄存器、计数器和一般时序电路的实验
3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验
...
VHDL/FPGA/Verilog 运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数
运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
Java编程 用JAVA编写实现的字体选择器
用JAVA编写实现的字体选择器