搜索结果
找到约 5,432 项符合
频率计算器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 课程设计要求设计并用FPGA实现一个数字频率计
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL ...
DSP编程 设计一数字 频率计
设计一数字 频率计，其技术要求如下： (1) 测量频率范围：1Hz~100kHz。 (2) 准确度Dfx/fx£ ± 2%。 (3) 测量信号：方波，峰峰值为3V~5V。
数学计算 用c编写的简单的计算器
用c编写的简单的计算器，用鼠标工作,实现基本的计算器功能
VHDL/FPGA/Verilog 讲述了dds直接数字频率合成的基本原理
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果
其他嵌入式/单片机内容 用单片PLD实现数显频率计的应用,用单片PLD实现数显频率计的应用
用单片PLD实现数显频率计的应用,用单片PLD实现数显频率计的应用
Java书籍 一个简单易懂的计算器。实现计算的一般功能。用java实现。
一个简单易懂的计算器。实现计算的一般功能。用java实现。
Applet 一个用Java写的计算器程序。由于初次用做Java做程序
一个用Java写的计算器程序。由于初次用做Java做程序，可能比较嫩，见谅。
游戏 自己设计的java 计算器 大家给个意见
自己设计的java 计算器 大家给个意见
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
VC书籍 一个科学计算器的源代码功能不是很全但
一个科学计算器的源代码功能不是很全但， 一定能实现，上传的是一个压缩文件