搜索结果
找到约 5,514 项符合
频率稳定 的查询结果
按分类筛选
- 全部分类
- 技术资料 (45)
- 学术论文 (44)
- 电源技术 (14)
- 模拟电子 (13)
- 单片机编程 (12)
- 单片机开发 (7)
- 可编程逻辑 (3)
- 其他 (3)
- 系统设计方案 (3)
- 电子元器件应用 (3)
- 单片机相关 (2)
- 教程资料 (2)
- 无线通信 (2)
- 测试测量 (2)
- 软件设计/软件工程 (2)
- VHDL/FPGA/Verilog (2)
- 文章/文档 (2)
- Windows编程 (1)
- 行业应用文档 (1)
- 设计相关 (1)
- 技术教程 (1)
- 教程资料 (1)
- PCB相关 (1)
- 开发工具 (1)
- 实用工具 (1)
- 其他嵌入式/单片机内容 (1)
- 微处理器开发 (1)
- 压缩解压 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 电子书籍 (1)
- 书籍源码 (1)
- VC书籍 (1)
- Java编程 (1)
- 文件格式 (1)
- 论文 (1)
- 源码 (1)
- 应用设计 (1)
- 其他 (1)
- 经验 (1)
- 笔记 (1)
书籍源码 这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用
这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用
单片机开发 这个是由MSP430 单片机实现控制的可以转为显示的日历系统 功能稳定
这个是由MSP430 单片机实现控制的可以转为显示的日历系统 功能稳定
VHDL/FPGA/Verilog DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...
其他嵌入式/单片机内容 这是一个用AT89C51制作的2.4G频率计的源程序
这是一个用AT89C51制作的2.4G频率计的源程序
汇编语言 此程序完成功200HZ的固定频率,稳定性很高,波形失真度小,如果要想产生固定频率,这个程序是最好的选择!
此程序完成功200HZ的固定频率,稳定性很高,波形失真度小,如果要想产生固定频率,这个程序是最好的选择!
VHDL/FPGA/Verilog 程序用VHDL实现： 利用一秒定时测量频率 并且显示
程序用VHDL实现：
利用一秒定时测量频率
并且显示，范围0~
VHDL/FPGA/Verilog 程序用VHDL实现： 频率合成
程序用VHDL实现：
频率合成，DDS
主要调用LPM
VHDL/FPGA/Verilog DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进
DDS的vhdl语言源程序实现
该程序可实现1HZ频率步进
VHDL/FPGA/Verilog 开发系统上采用的时钟信号的频率是20MHz
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路 ...