搜索结果

找到约 4,090 项符合 频率效应 的查询结果

汇编语言 此程序完成功200HZ的固定频率,稳定性很高,波形失真度小,如果要想产生固定频率,这个程序是最好的选择!

此程序完成功200HZ的固定频率,稳定性很高,波形失真度小,如果要想产生固定频率,这个程序是最好的选择!
https://www.eeworm.com/dl/644/137618.html
下载: 50
查看: 1034

VHDL/FPGA/Verilog 程序用VHDL实现: 利用一秒定时测量频率 并且显示

程序用VHDL实现: 利用一秒定时测量频率 并且显示,范围0~
https://www.eeworm.com/dl/663/137919.html
下载: 93
查看: 1065

VHDL/FPGA/Verilog 程序用VHDL实现: 频率合成

程序用VHDL实现: 频率合成,DDS 主要调用LPM
https://www.eeworm.com/dl/663/137920.html
下载: 128
查看: 1062

单片机开发 此频率计是用单片机89C51和几块数字电路几个三极管

此频率计是用单片机89C51和几块数字电路几个三极管,和一个微波集成电路构成。可测量频率最高为2G!分辨力为1HZ!电路中R16---R27电阻阻值为1K。这文件包里有两符制作成功后的图片! 二个SCH。一个PCB文件。一个PDF文件。和一个程序HEX文件。制作的时候只要按线路板接好元件,然后把程序HEX文件烧写到单片机内,就可以调试 ...
https://www.eeworm.com/dl/648/138421.html
下载: 78
查看: 1082

VHDL/FPGA/Verilog DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进

DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进
https://www.eeworm.com/dl/663/138696.html
下载: 158
查看: 1218

VHDL/FPGA/Verilog 开发系统上采用的时钟信号的频率是20MHz

开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路 ...
https://www.eeworm.com/dl/663/139901.html
下载: 190
查看: 1086

数学计算 我自己写的一个已知RF的L.C计算谐振频率的计算

我自己写的一个已知RF的L.C计算谐振频率的计算,用VB编写。
https://www.eeworm.com/dl/641/140196.html
下载: 98
查看: 1059

VHDL/FPGA/Verilog vhdl语言实现的频率发生器

vhdl语言实现的频率发生器,可以产生不同的频率
https://www.eeworm.com/dl/663/140652.html
下载: 41
查看: 1035

单片机开发 基于51系列单片机的简易的频率到电压转换器

基于51系列单片机的简易的频率到电压转换器,工程实践中的经验总结
https://www.eeworm.com/dl/648/140799.html
下载: 68
查看: 1128

VHDL/FPGA/Verilog 直接频率合成

直接频率合成,Quicklogic提供,部分源文件是Quicklogic 专用文件
https://www.eeworm.com/dl/663/140986.html
下载: 114
查看: 1043