搜索结果
找到约 4,090 项符合
频率效应 的查询结果
按分类筛选
多国语言处理 文本中汉字频率统计的程序
文本中汉字频率统计的程序
其他 DOS下利用VESA调用更改显示刷新频率
DOS下利用VESA调用更改显示刷新频率
VHDL/FPGA/Verilog 数字频率计(试验报告)适合初学者参考
数字频率计(试验报告)适合初学者参考
单片机开发 简易红外线发射程序 使用低频率的发射 利用红外线二极管来做
简易红外线发射程序 使用低频率的发射 利用红外线二极管来做
VHDL/FPGA/Verilog 课程设计要求设计并用FPGA实现一个数字频率计
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL ...
DSP编程 设计一数字 频率计
设计一数字 频率计，其技术要求如下： (1) 测量频率范围：1Hz~100kHz。 (2) 准确度Dfx/fx£ ± 2%。 (3) 测量信号：方波，峰峰值为3V~5V。
VHDL/FPGA/Verilog 讲述了dds直接数字频率合成的基本原理
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果
其他嵌入式/单片机内容 用单片PLD实现数显频率计的应用,用单片PLD实现数显频率计的应用
用单片PLD实现数显频率计的应用,用单片PLD实现数显频率计的应用
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF