搜索：零 - 虫虫下载站

Java编程  输入四个点

输入四个点，判断此四点是否可形成一个平行四边形。程序中描述了一个抽象数据类型Vector2D，表示一个向量。具有（x,y）两个值。其本身具有减另一个向量（minus(Vector2D)），判断自身是否为零向量（iszero()），与另一个向量对应值y,x乘积之差(inner(Vector2D))。由于两个向量平行，则乘积之差x1*y2-x2*y1=0。点A，B，C， ...

https://www.eeworm.com/dl/633/290332.html

下载: 51

查看: 1046

百货/超市行业  网上购物商城

网上购物商城，它属于BtoC电子商务网站平台，它能够直接绕过中介（如批发商、销售商或经销商）建立与客户的直接关系。该网站可以为用户提供商品的详细信息，用户可以在线购买商品，确定镇定的订单；同时提供关于商品或电子零销商的选择建议等等。网上购物平台使得人们的购买变的更方便、更加容易。前台功能模块有：热销商 ...

https://www.eeworm.com/dl/673/291475.html

下载: 144

查看: 1026

系统设计方案  ：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied

：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied，PSFV）PWM控制逆变电源，给出了主电路拓扑结构，分析了其控制原理并设计了其控制程序流程图。新颖的PSFV 控制能够实现输出电压90％的调整率，输出电流波动小于单纯移相调功PWM方式，并在轻载时保持连续。功率开关器件零电压零电流 ...

https://www.eeworm.com/dl/678/291977.html

下载: 132

查看: 1062

VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...

https://www.eeworm.com/dl/663/292018.html

下载: 83

查看: 1368

VHDL/FPGA/Verilog 伪随机序列发生器的vhdl算法设计一个伪随机序列发生器

伪随机序列发生器的vhdl算法设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。

https://www.eeworm.com/dl/663/293863.html

下载: 171

查看: 1082

单片机开发  1）能够对计数脉冲（用开关模拟）进行计数 2）能够进行6位数码显示

1）能够对计数脉冲（用开关模拟）进行计数 2）能够进行6位数码显示，显示当前的印张数 3）能够进行印数的预置，能够进行正/反计数 4)当计数达到计数预置值或计数为零时，能够报警（LED 发光）附加功能：报警时可以用喇叭鸣响，并用一个键控制其停止。操作说明: 开启电源后，按数字键按预设的印刷数量渐入计数值，按“正 ...

https://www.eeworm.com/dl/648/297326.html

下载: 25

查看: 1030

传真(Fax)编程  由于待提取的分量为直流分量

由于待提取的分量为直流分量，而干扰信号的频谱占据整个频带，本题将从零点、极点分布特性出发，利用所谓的零、极点累试方法进行滤波器的设计。

https://www.eeworm.com/dl/636/298497.html

下载: 169

查看: 1173

VHDL/FPGA/Verilog 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A

除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八 ...

https://www.eeworm.com/dl/663/299485.html

下载: 95

查看: 1043

生物技术  1、提取原蛋白质相互作用网络的所有节点 2、分别计算原蛋白质相互作用网络每个节点的度 3、从所有节点中选择具有最高度的节点

1、提取原蛋白质相互作用网络的所有节点 2、分别计算原蛋白质相互作用网络每个节点的度 3、从所有节点中选择具有最高度的节点，反复的添加边，直到它的度值等于原蛋白质相互作用网络该节点的度值 4、在为节点添加边时，从剩余节点中选择节点的方法是其度分布近似服从power-low分布 5、令t的值为零，则每个节点被选到的可能 ...

https://www.eeworm.com/dl/670/300612.html

下载: 159

查看: 1050

VHDL/FPGA/Verilog verilog描述 23：59：59-00：00：00自减计时器按set键

verilog描述 23：59：59-00：00：00自减计时器按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时，在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换，暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态 ...

https://www.eeworm.com/dl/663/302123.html

下载: 81

查看: 1047

搜索结果

按分类筛选