搜索：锁相环 - 虫虫下载站

技术书籍  如何调试锁相环频率合成器-6页-0.1M.pdf

专辑类-数字处理及显示技术专辑-106册-9138M 如何调试锁相环频率合成器-6页-0.1M.pdf

https://www.eeworm.com/dl/537/7077.html

下载: 175

查看: 1167

0.1 调试锁相环

技术书籍  锁相环电路设计和调试心得-4页-0.1M.pdf

专辑类-数字处理及显示技术专辑-106册-9138M 锁相环电路设计和调试心得-4页-0.1M.pdf

https://www.eeworm.com/dl/537/7105.html

下载: 43

查看: 1163

0.1 锁相环电路设计

学术论文  FPGA内嵌200MHz低噪声锁相环时钟发生器

FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出 ...

https://www.eeworm.com/dl/514/11850.html

下载: 21

查看: 1167

FPGA 200 MHz 内嵌

邮电通讯系统  直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

https://www.eeworm.com/dl/690/176497.html

下载: 26

查看: 1187

SYSTEMVIEW ELANIX 数字锁相环频率合成器

VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.

用一片CPLD实现数字锁相环,用VHDL或V语言.

https://www.eeworm.com/dl/663/199924.html

下载: 91

查看: 1140

CPLD VHDL 数字锁相环语言

VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.

用一片CPLD实现数字锁相环,用VHDL或V语言.

https://www.eeworm.com/dl/663/199925.html

下载: 177

查看: 1107

CPLD VHDL 数字锁相环语言

VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.

用一片CPLD实现数字锁相环,用VHDL或V语言.

https://www.eeworm.com/dl/663/199926.html

下载: 25

查看: 1112

CPLD VHDL 数字锁相环语言

系统设计方案  数字锁相环数学模型,对有研究信号调制的数学建模.

数字锁相环数学模型,对有研究信号调制的数学建模.

https://www.eeworm.com/dl/678/234584.html

下载: 131

查看: 1095

数字锁相环信号调制数学模型数学建模

通讯/手机编程  关于数字锁相环的一点东西,可以下来看看

关于数字锁相环的一点东西,可以下来看看

https://www.eeworm.com/dl/527/248466.html

下载: 143

查看: 1132

数字锁相环

VHDL/FPGA/Verilog 微分器：利用数字锁相环进行位同步信号提取的关键模块

微分器：利用数字锁相环进行位同步信号提取的关键模块

https://www.eeworm.com/dl/663/310640.html

下载: 134

查看: 1217

微分器位同步信号数字锁相环

搜索结果

按分类筛选

技术书籍  如何调试锁相环频率合成器-6页-0.1M.pdf

技术书籍  锁相环电路设计和调试心得-4页-0.1M.pdf

学术论文  FPGA内嵌200MHz低噪声锁相环时钟发生器

邮电通讯系统  直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.

VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.

VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.

系统设计方案  数字锁相环数学模型,对有研究信号调制的数学建模.

通讯/手机编程  关于数字锁相环的一点东西,可以下来看看

VHDL/FPGA/Verilog 微分器：利用数字锁相环进行位同步信号提取的关键模块