搜索：锁相环电路 - 虫虫下载站

电源技术  双相位锁相放大电路设计

采用CD4046和AD630设计了一个双相位锁相放大器,并进行了实验验证,实验验证结果表明,该放大器可以测量1 mA以下的交流电流,灵敏度为20 mV/mA,精度0.05%,是一种高精度、实用型锁相放大电路。

https://www.eeworm.com/dl/505/24106.html

下载: 197

查看: 1072

单片机编程  锁相环寄存器

锁相环寄存器

https://www.eeworm.com/dl/502/28427.html

下载: 39

查看: 1019

单片机编程  PIC16C54C锁相环程序

　　PIC16C54C为8位单片机，指令字长12位，全部指令都是单字节指令，系统为哈佛结构，数据总线和程序总线各自独立分开，数据总线宽度为8位，程序总线宽度为12位，内部程序存储器为512&times;12位，内部数据寄存器为32&times;8位。　　PIC16C54C有12根双向可独立编程I/O引脚，分为PortA和PortB两个端口，其中PortA为RA0 ...

https://www.eeworm.com/dl/502/29041.html

下载: 147

查看: 1068

教程资料  基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...

https://www.eeworm.com/dl/fpga/doc/32702.html

下载: 148

查看: 1049

通信网络  ADF4159--ADI锁相环原文资料

ADI锁相环

https://www.eeworm.com/dl/564/32841.html

下载: 34

查看: 1058

可编程逻辑  基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...

https://www.eeworm.com/dl/kbcluoji/40355.html

下载: 95

查看: 1060

工控技术  一种基于TMS320F2812的软件锁相环实现方法_刘翔

DSP 实现软件锁相环

https://www.eeworm.com/dl/569/40568.html

下载: 163

查看: 1070

工控技术  软件锁相环的设计与应用_屈强

软件锁相环设计相关资料料

https://www.eeworm.com/dl/569/40569.html

下载: 157

查看: 1106

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

VHDL/FPGA/Verilog 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

https://www.eeworm.com/dl/663/132718.html

下载: 57

查看: 1199

搜索结果

按分类筛选