搜索：输出可调 - 虫虫下载站

数学计算  这是关于文件操作的一个题

这是关于文件操作的一个题，由题意可知，该题解决起来应该分为三个部分。第一部分即从in.dat中读入数据，第二部分即实现排序的算法，最后应该实现将排序的结果输出到out.dat中。

https://www.eeworm.com/dl/641/132273.html

下载: 138

查看: 1090

文件操作

编译器/解释器  编制一个词法分析程序

编制一个词法分析程序，从输入的源程序中，分析出各个具有独立意义的单词，即基本保留字、标识符、常量、运算符、界符五大类。并依次输出每类单词，错误时记下出错的行列，出错原因，然后跳过错误部分继续分析

https://www.eeworm.com/dl/628/134483.html

下载: 197

查看: 1100

编制分程序

人工智能/神经网络  ID3算法源程序。使用的方法是编写一个*.dat文件保存样本数据

ID3算法源程序。使用的方法是编写一个*.dat文件保存样本数据，还有一个*.tag文件保存属性列名，且最后一个属性是标号属性。运行是输入id3 文件名。输出格式是一个二叉判定树。

https://www.eeworm.com/dl/650/140399.html

下载: 90

查看: 1078

ID3 dat 算法源程序

人工智能/神经网络  误差反向传播网络(Back propagation network,简称BP网络)是神经网络中最活跃的方法

误差反向传播网络(Back propagation network,简称BP网络)是神经网络中最活跃的方法，且绝大多数采用了三层结构(输入层、一个隐含层和输出层).BP网络是一种非线性映射人工神经网络.本程序用vb实现的bp算法

https://www.eeworm.com/dl/650/143844.html

下载: 140

查看: 1331

propagation network Back 误差

嵌入式Linux 2410开发板在ADS下的A/D转换测试程序。运行步骤： 1 打开ad.mcp工程文件 2 运行 3 用一根导线连接ad 输入0通道

2410开发板在ADS下的A/D转换测试程序。运行步骤： 1 打开ad.mcp工程文件 2 运行 3 用一根导线连接ad 输入0通道，观察屏幕输出数据的变化文件说明： ad_test.c:开发板初始化文件 ad.c :ad测试主文件

https://www.eeworm.com/dl/653/147139.html

下载: 161

查看: 1086

2410 ADS mcp 运行

matlab例程  cp0801_pathloss为UWB信道损耗计算函数

cp0801_pathloss为UWB信道损耗计算函数，利用a=(c/(d^gamma))计算出信道增益，然后对函数的输入信号幅度进行变换得到输出结果。 cp0801_Gnoise1和cp0801_Gnoise2为产生AWGN的函数，分别为Eb/No和Ex/No条件下AWGN的产生

https://www.eeworm.com/dl/665/148470.html

下载: 153

查看: 1114

pathloss 0801 UWB cp

其他行业  该软件为EDA行业所用

该软件为EDA行业所用，功能为将电路设计软件Protel的库转换为MentorGraphic公司的Dxdesigner的库。因为后者没有提供相应的库。使用该软件时首先将Protel的库，导出为*.LIA文件，该文件为文本文件。使用该软件打开*.lia文件，即可输出Dxdesigner的库文件。 ...

https://www.eeworm.com/dl/668/148905.html

下载: 41

查看: 1076

EDA 软件

交通/航空行业  此程序目的用来计算集装箱装量

此程序目的用来计算集装箱装量，可以计算出达到最大装量的放置方法，功能已经基本实现，实际可以用于任何方形空间存放方形物体的计算问题，目前只有文字输出结果。程序利用回溯探索法，算法一般，有水平者可以改进算法。 ...

https://www.eeworm.com/dl/672/154729.html

下载: 103

查看: 1068

程序计算集装箱

matlab例程  卷积码是一种有记忆的编码

卷积码是一种有记忆的编码，在任意给定的时间单元处，编码器的n个输出不仅与此时间单元的k个输入有关，而且也与前m个输入有关。卷积码通常表示为：（n,k,m）本次仿真采用（2，1，3）卷积码。

https://www.eeworm.com/dl/665/163002.html

下载: 181

查看: 1078

卷积码编码

VHDL/FPGA/Verilog //led.v /*------------------------------------- LED显示模块：led(CLK,AF,ADDR,DATA) 功能：显示注意事项： 8位L

//led.v /*------------------------------------- LED显示模块：led(CLK,AF,ADDR,DATA) 功能：显示注意事项： 8位LED 参数： CLK:扫妙时钟输入，推荐1kHz AF:数码管输出，a～h ADDR:数码管选择位数出，0~2 DATA:显示数据输入0~9999 9999 编写人：黄道斌编写日期： 2006/07/13 ---------------------------- ...

https://www.eeworm.com/dl/663/168324.html

下载: 166

查看: 1065

led ADDR DATA LED

搜索结果

按分类筛选