搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
单片机开发 1.通过键盘、LCD来进行超低功耗实验 2 在一段时间内
1.通过键盘、LCD来进行超低功耗实验
2 在一段时间内，如果用户没有进行按键操作，系统将进入“睡眠”－－低功耗状态
3 用户按键后，系统从低功耗状态转到正常的工作状态
4 在非低功耗状态下，程序接收键盘按键执行加法器操作(因为键盘和LCD限制不能实现复杂
5 的功能,如乘法、减法、除法等）. ...
VHDL/FPGA/Verilog 移位运算器SHIFTER 使用Verilog HDL 语言编写
移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。
CLK 是时钟脉冲输入，通过键5 ...
VHDL/FPGA/Verilog 累加器
累加器，一个加法器和一个寄存器构成的累加器，其用途是用于DDS技术的相位累加器
其他书籍 EDA课程设计,简单的EDA编程,包括计数器
EDA课程设计,简单的EDA编程,包括计数器，加法器和触发器的应用
VHDL/FPGA/Verilog 一个verilog的源码程序
一个verilog的源码程序，用于加法器实验程序
其他书籍 TMS320VC5416的主要特征有： (1)优化的CPU结构：增强的多总线结构
TMS320VC5416的主要特征有：
(1)优化的CPU结构：增强的多总线结构，数据总线具有总线保持特性；40bit的算术逻辑单元（ALU），包括两个独立的40bit的累加器，一个40bit的桶形移位器；一个17×17的乘法器连接一个40bit专用加法器，可用来进行非流水线式的单周期乘/累加（MAC）操作等。 ...
VHDL/FPGA/Verilog Turbo码编码器的两个分量编码器RSC
Turbo码编码器的两个分量编码器RSC，主要由四个移位寄存器和两个模2加法器组成
书籍源码 西电SOC课程设计实验报告
采用VHDL硬件描述语言设计，包含加法器，乘法器等以及寄存器的详细设计思路和设计源码
技术资料 模拟电子Multisim仿真电路仿真实验150例Multisim工程源码
模拟电子Multisim仿真电路仿真实验150例Multisim工程源码RCL无源谐振滤波器.ms8RLC无源低通滤波器.ms8从零起调的稳压电源.ms8共发射极固定偏置电路1.ms8共发射极固定偏置电路2.ms8共发射极简单.ms8共发射极简单偏置电路1.ms8共发射极简单偏置电路2.ms8共基极固定.ms8共基极固定电路.ms8共基极简单电路.ms8共集电极固定电路. ...