搜索：语言设计 - 虫虫下载站

VHDL/FPGA/Verilog 本程序代码为DDS的程序代码。采用VHDL语言设计。可以直接仿真实现

本程序代码为DDS的程序代码。采用VHDL语言设计。可以直接仿真实现，

https://www.eeworm.com/dl/663/477858.html

下载: 103

查看: 1047

Delphi/CppBuilder 生产系统MRP源代码主要教导大家如何运用Delphi语言设计MRP基本的功能

生产系统MRP源代码主要教导大家如何运用Delphi语言设计MRP基本的功能

https://www.eeworm.com/dl/664/478332.html

下载: 168

查看: 1093

VHDL/FPGA/Verilog 利用VHDL语言设计一个电子时钟

利用VHDL语言设计一个电子时钟，包含相应的设计子程序及仿真结果

https://www.eeworm.com/dl/663/485680.html

下载: 179

查看: 1081

其他书籍  8051单片机C语言设计完全手册

8051单片机C语言设计完全手册，包含了书中所有的源程序代码，可直接使用。

https://www.eeworm.com/dl/542/486514.html

下载: 54

查看: 1070

其他  浙大《C语言设计基础课程设计》中的例程有些比较好的代码！

浙大《C语言设计基础课程设计》中的例程有些比较好的代码！

https://www.eeworm.com/dl/534/489657.html

下载: 174

查看: 1048

VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

https://www.eeworm.com/dl/663/490818.html

下载: 158

查看: 1121

VHDL/FPGA/Verilog 用VHDL语言设计三人表决器新建VHDL设计文件并保存检查编译波形仿真

用VHDL语言设计三人表决器新建VHDL设计文件并保存检查编译波形仿真

https://www.eeworm.com/dl/663/493436.html

下载: 104

查看: 1444

C/C++语言编程  C语言设计

谭浩强的C语言设计，可以学习学习的啊，非常不错。

https://www.eeworm.com/dl/507559.html

下载: 3

查看: 16

技术资料  51单片机C语言设计综合实例9例包括1602+18B20电子钟12864+DS1302时钟+18B2

51单片机C语言设计综合实例9例包括1602+18B20电子钟12864+DS1302时钟+18B20温度计1602+24C08+4X4键盘密码锁：12864 18B20温度计(串行方式显示)12864+DS1302时钟+18B20温度计1602+18B20+DS1302电子时钟源程序1602+18B20电子钟1602+24C08+4X4键盘密码锁PWM控制LED灯渐亮渐灭实验交通灯功能完整的1602LCD时钟实验 ...

https://www.eeworm.com/dl/745850.html

下载: 7

查看: 2865

技术资料  采用VHDL语言设计一个4通道的数据采集控制模块.

采用VHDL语言设计一个4通道的数据采集控制模块.

https://www.eeworm.com/dl/833066.html

下载: 6

查看: 7908

搜索结果

按分类筛选