搜索结果
找到约 65,234 项符合
语言设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (390)
- VC书籍 (276)
- VHDL/FPGA/Verilog (276)
- 技术资料 (237)
- 单片机编程 (190)
- VIP专区 (188)
- 其他书籍 (171)
- 单片机开发 (163)
- 其他 (124)
- Java编程 (111)
- 软件设计/软件工程 (103)
- 编译器/解释器 (87)
- 电子书籍 (77)
- 数据结构 (70)
- 书籍源码 (68)
- 技术书籍 (64)
- C/C++语言编程 (54)
- 教育系统应用 (53)
- 系统设计方案 (51)
- 教程资料 (50)
- 文章/文档 (47)
- Java书籍 (47)
- 可编程逻辑 (46)
- matlab例程 (44)
- 嵌入式/单片机编程 (41)
- 其他嵌入式/单片机内容 (39)
- 汇编语言 (39)
- 软件工程 (37)
- DSP编程 (35)
- 技术教程 (28)
- 人工智能/神经网络 (27)
- 数学计算 (27)
- 文件格式 (23)
- Linux/Unix编程 (23)
- 源码 (23)
- 嵌入式综合 (22)
- 精品软件 (22)
- 书籍 (21)
- 游戏 (20)
- 企业管理 (19)
- SQL Server (18)
- 通讯/手机编程 (16)
- Internet/网络编程 (12)
- 加密解密 (12)
- 通讯编程文档 (12)
- Delphi/CppBuilder (12)
- 教程资料 (11)
- 其他数据库 (11)
- 数据库系统 (11)
- 微处理器开发 (11)
- 开发工具 (10)
- 操作系统开发 (10)
- 其他行业 (10)
- 教程 (10)
- 通信网络 (9)
- JavaScript (9)
- 无线通信 (8)
- Delphi控件源码 (8)
- 测试测量 (7)
- 中间件编程 (7)
- 行业应用文档 (6)
- 并行计算 (6)
- 行业发展研究 (6)
- 压缩解压 (6)
- 单片机 (5)
- ALTERA FPGA开发软件 (5)
- 嵌入式Linux (5)
- J2ME (5)
- 串口编程 (5)
- Applet (5)
- 数值算法/人工智能 (5)
- 电子书籍 (5)
- 单片机 (5)
- 其他文档 (4)
- 教材/考试/认证 (4)
- 单片机相关 (4)
- 实用工具 (4)
- 资料/手册 (4)
- 模拟电子 (4)
- 编辑器/阅读器 (4)
- 人物传记/成功经验 (4)
- 多国语言处理 (4)
- 家庭/个人应用 (4)
- *行业应用 (4)
- 电子技术 (4)
- 软件 (4)
- 应用设计 (4)
- VHDL/Verilog/EDA源码 (3)
- autocad教程 (3)
- 电源技术 (3)
- 传感与控制 (3)
- PCB相关 (3)
- 工控技术 (3)
- 接口技术 (3)
- EDA相关 (3)
- OA系统 (3)
- Windows CE (3)
- 网络 (3)
- 认证考试资料 (3)
- 交通/航空行业 (3)
VHDL/FPGA/Verilog 要求用VHDL语言设计7人表决器和系列检测器
要求用VHDL语言设计7人表决器和系列检测器,检测“1111111101111110”
系统设计方案 包含VHDL语言设计7人表决器电路和系检测器列
包含VHDL语言设计7人表决器电路和系检测器列
企业管理 ·C#+ASP.NET构造: 最科学的语言设计
·C#+ASP.NET构造:
最科学的语言设计,100年不过时的语言基础微软官司网推荐评议
·后台功能管理强大:
强大的后台管理功能,傻瓜式的管理模式,不懂网站也可以管理网站。
·各类静态页面输出:
首页、分类、新闻、专题可生成静态页面,HTML、SHTML、ASPX等各类静态模式随您设置。
·新闻采集随心所欲:
采集时可进行 ...
VHDL/FPGA/Verilog 用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真
用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真
书籍源码 C语言设计精选源代码
C语言设计精选源代码,教你如何编制短小、高效的C语言程序!
VHDL/FPGA/Verilog VHDL语言设计的数字钟 具有时分秒三段显示
VHDL语言设计的数字钟 具有时分秒三段显示
matlab例程 本人提供的是利用MATLAB语言设计FIR滤波器的源代码
本人提供的是利用MATLAB语言设计FIR滤波器的源代码
单片机开发 单片机C语言设计例程
单片机C语言设计例程,应该很有参考价值的,希望对大家有用
VHDL/FPGA/Verilog vhdl语言设计频率计
vhdl语言设计频率计,十进制加法器.运用maxplus2运行,
VHDL/FPGA/Verilog 电子抢答器VHDL语言设计 材料是一图文格式的可能需要读者自己打上去 不过绝对真实
电子抢答器VHDL语言设计 材料是一图文格式的可能需要读者自己打上去 不过绝对真实