搜索结果
找到约 58,228 项符合
译码器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (53)
- 单片机编程 (24)
- VHDL/FPGA/Verilog (23)
- VIP专区 (12)
- 技术资料 (11)
- 单片机开发 (7)
- 可编程逻辑 (5)
- 通讯编程文档 (5)
- 系统设计方案 (4)
- 数据结构 (4)
- 其他 (4)
- 教程资料 (3)
- 其他嵌入式/单片机内容 (3)
- 教育系统应用 (3)
- 源码 (3)
- 论文 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 汇编语言 (2)
- 编译器/解释器 (2)
- 无线通信 (2)
- 经验 (2)
- 书籍源码 (1)
- 电源技术 (1)
- matlab例程 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 嵌入式/单片机编程 (1)
- VC书籍 (1)
- 软件设计/软件工程 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 文件格式 (1)
- 压缩解压 (1)
- 软件 (1)
- 应用设计 (1)
通讯编程文档 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit
三篇关于Viterbi FPGA编译码器的优化设计文档：
1、Viterbi译码器的FPGA设计实现与优化.pdf
2、Viterbi译码器的低功耗设计.pdf
3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
中间件编程 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码
基于VHDL语言的HDB3码编译码器的设计
HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题 ...
VHDL/FPGA/Verilog 介绍了viterbi译码器的编解码器的设计
介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明
系统设计方案 同属HDB3编译码器系统的课程设计与仿真
同属HDB3编译码器系统的课程设计与仿真
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
嵌入式/单片机编程 基于FPGA自适应高速RS编译码器的IP核设计
基于FPGA自适应高速RS编译码器的IP核设计
数据结构 哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
VHDL/FPGA/Verilog 38译码器的设计
38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果
VHDL/FPGA/Verilog 数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
教育系统应用 汉明纠错吗译码器,大学生通信课程设计啊
汉明纠错吗译码器,大学生通信课程设计啊