搜索结果
找到约 58,228 项符合
译码器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (53)
- 单片机编程 (24)
- VHDL/FPGA/Verilog (23)
- VIP专区 (12)
- 技术资料 (11)
- 单片机开发 (7)
- 可编程逻辑 (5)
- 通讯编程文档 (5)
- 系统设计方案 (4)
- 数据结构 (4)
- 其他 (4)
- 教程资料 (3)
- 其他嵌入式/单片机内容 (3)
- 教育系统应用 (3)
- 源码 (3)
- 论文 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 汇编语言 (2)
- 编译器/解释器 (2)
- 无线通信 (2)
- 经验 (2)
- 书籍源码 (1)
- 电源技术 (1)
- matlab例程 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 嵌入式/单片机编程 (1)
- VC书籍 (1)
- 软件设计/软件工程 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 文件格式 (1)
- 压缩解压 (1)
- 软件 (1)
- 应用设计 (1)
编译器/解释器 viterbi 编译码器C源程序
viterbi 编译码器C源程序，rate=1/2 N=7
其他 哈夫曼编/译码器（3） 哈夫曼编/译码器（3） 哈夫曼编/译码器
哈夫曼编/译码器（3） 哈夫曼编/译码器（3） 哈夫曼编/译码器
VHDL/FPGA/Verilog CPLD制作的BCD译码器软件,包含源代码等
CPLD制作的BCD译码器软件,包含源代码等
编译器/解释器 介绍了一种串行LDPC码的编码器和译码器的实现形式 C++环境下编写。有些地方还需完善
介绍了一种串行LDPC码的编码器和译码器的实现形式
C++环境下编写。有些地方还需完善，请各位帮忙指正。
VHDL/FPGA/Verilog 47译码器器的verilog源代码,经过编译仿真的
47译码器器的verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助
VHDL/FPGA/Verilog 3-8译码器,BCD码转换10进制,计数器
3-8译码器,BCD码转换10进制,计数器
VHDL/FPGA/Verilog 数控分频器设计:对于一个加法计数器
数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。
通讯/手机编程 提供了一个硬判决的viterbi译码器（2
提供了一个硬判决的viterbi译码器（2，1，3）
有源程序及算法描述，未成定稿，只供参考
（vhdl 语言描述）
文件格式 CAN BUS介绍 智能CAN总线转换器设计与实现
CAN BUS介绍
智能CAN总线转换器设计与实现
其他嵌入式/单片机内容 viterbi译码器（2.1.7）
viterbi译码器（2.1.7），里面什么都有，测试模块，编码模块和译码模块