搜索:计数程序

找到约 10,000 项符合「计数程序」的查询结果

结果 10,000
按分类筛选
显示更多分类
https://www.eeworm.com/dl/663/193806.html VHDL/FPGA/Verilog

一个数字计数器

一个数字计数器,每100秒即输出一个脉冲信号,可用于定时控制
下载 84
·
查看 1019
https://www.eeworm.com/dl/663/206278.html VHDL/FPGA/Verilog

(1)具有时、分、秒计数显示功能

(1)具有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制。 (2)可以根据需要设置复位、清零、置位等功能。
下载 107
·
查看 1064
https://www.eeworm.com/dl/516/235931.html DSP编程

DSP2812 CPU计数器例程

DSP2812 CPU计数器例程,是开发者尽快了解DSP计数器功能
下载 129
·
查看 1074
https://www.eeworm.com/dl/534/257722.html 其他

一篇关于人头计数的文章

一篇关于人头计数的文章,利用算法在拥挤的环境中检测出个人。
下载 113
·
查看 1107
https://www.eeworm.com/dl/647/272628.html 嵌入式/单片机编程

实现10000进制(0000~9999)加/减计数

实现10000进制(0000~9999)加/减计数,S1为加数按键,每按一次S1, 计数加1,当计数至9999时,再按S1键则复位0000;S2为减数按键,每按 一次S2,计数减1,当计数至0000时,再按S2键则置数为9999。
下载 31
·
查看 1076
https://www.eeworm.com/dl/641/277346.html 数学计算

毫秒级的高精度计数器

毫秒级的高精度计数器,对学习编程及算法有很大帮助!
下载 23
·
查看 1167
https://www.eeworm.com/dl/678/311515.html 系统设计方案

基于FPGA设计数字锁相环

基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
下载 28
·
查看 1101
https://www.eeworm.com/dl/663/334564.html VHDL/FPGA/Verilog

简单的CPU设计数字系统实验

简单的CPU设计数字系统实验,使用的是精简指令,水平代码生成
下载 81
·
查看 1080
https://www.eeworm.com/dl/534/380865.html 其他

计算定时计数器初值

计算定时计数器初值,最大化方便程序初值的计算和节约时间
下载 92
·
查看 1025
https://www.eeworm.com/dl/644/386569.html 汇编语言

24C02的计数器

24C02的计数器,每次复位数码显示加1。
下载 73
·
查看 1020