电路原理图 VHDL/FPGA/Verilog 人工审核无毒

简单的CPU设计数字系统实验

所属分类 VHDL/FPGA/Verilog
文件大小 2310 K
文件格式 RAR 文件
累计下载 81 次
分享作者
发布日期

资料详细技术说明

简单的CPU设计数字系统实验,使用的是精简指令,水平代码生成

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
u0440178.dls 1.7 KB
包内组件
2 FILE
inout.sof 14.1 KB
包内组件
3 FILE
cpurom.fit 14.4 KB
包内组件
4 FILE
add_sub.scf 2.3 KB
包内组件
5 FILE
alur(16).cnf 27.6 KB
包内组件
6 FILE
jie_pai.pin 5.1 KB
包内组件
7 FILE
in__out.snf 4 KB
包内组件
8 FILE
cpumodel.rpt 268.6 KB
包内组件
9 FILE
inout.ndb 1.3 KB
包内组件
10 FILE
simple.sym 191 B
包内组件
11 FILE
aluu(5).cnf 3.6 KB
包内组件
12 FILE
shutong(10).cnf 23.2 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分