搜索：联锁 - 虫虫下载站

系统设计方案  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/678/311515.html

下载: 28

查看: 1054

VHDL/FPGA/Verilog 全数字锁相环功能与74297相同提供参数配置

全数字锁相环功能与74297相同提供参数配置

https://www.eeworm.com/dl/663/312900.html

下载: 160

查看: 1072

汇编语言  本程序为单片机控制LED串行静态显示程序控制8个数码管显示8个数据用的锁存器为74ls164

本程序为单片机控制LED串行静态显示程序控制8个数码管显示8个数据用的锁存器为74ls164

https://www.eeworm.com/dl/644/313288.html

下载: 196

查看: 1358

软件设计/软件工程  实验四(第二版)：用 Atmega8 实现D触发锁存器的功能实现目的： 1．管脚设定为输入时

实验四(第二版)：用 Atmega8 实现D触发锁存器的功能实现目的： 1．管脚设定为输入时，了解如何可以编程设定上拉电阻。 2．如何使用软件控制取样频率及时间，达到一定的抗干扰目的 3．为了让程序运行更稳定，防止跑飞，如何使用看门狗？ ...

https://www.eeworm.com/dl/684/313496.html

下载: 136

查看: 1101

matlab例程  该程序描述了二阶锁相环的环路滤波器的设计和线性模型分析

该程序描述了二阶锁相环的环路滤波器的设计和线性模型分析

https://www.eeworm.com/dl/665/314862.html

下载: 132

查看: 1153

文件格式  数字锁相环mb1504驱动程序和应用图纸

数字锁相环mb1504驱动程序和应用图纸

https://www.eeworm.com/dl/639/315353.html

下载: 105

查看: 1079

VHDL/FPGA/Verilog ＦＰＧＡ实现全数字锁相环

ＦＰＧＡ实现全数字锁相环，利用硬件描述评议verilog HDL，顶层文件ＤＰＬＬ．Ｖ

https://www.eeworm.com/dl/663/316399.html

下载: 61

查看: 1038

单片机开发  本代码介绍了利用单片机实现对汽车电子锁的识别

本代码介绍了利用单片机实现对汽车电子锁的识别

https://www.eeworm.com/dl/648/317932.html

下载: 168

查看: 1065

交通/航空行业  一个低成本的捷联惯性导航系统设计程序

一个低成本的捷联惯性导航系统设计程序，基于VB接口，可以获得图形化的导航数据显示。

https://www.eeworm.com/dl/672/318307.html

下载: 193

查看: 1089

Jsp/Servlet jsp级联下拉菜单

jsp级联下拉菜单，分3级的动态下拉框。页面无刷新

https://www.eeworm.com/dl/696/318697.html

下载: 23

查看: 1048

搜索结果

按分类筛选