数字锁相环mb1504驱动程序和应用图纸

相 关 资 源

• 数字锁相环mb1504驱动程序和应用图纸免费下载

  资源简介：数字锁相环mb1504驱动程序和应用图纸

  标签： 1504 mb 数字锁相环 图纸

  上传时间： 2016-07-01

  上传用户：hongmo

• 运用MSP430驱动锁相环mb1504的程序免费下载

  资源简介：运用MSP430驱动锁相环mb1504的程序，IAR编译。能够实现8—60Mhz频率范围精确锁定，步进为10khz

  标签： 1504 MSP 430 mb

  上传时间： 2017-05-10

  上传用户：亚亚娟娟123

• 数字锁相环DPLL实例程序免费下载

  资源简介：数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理

  标签： DPLL 数字锁相环 实例程序

  上传时间： 2014-08-13

  上传用户：saharawalker

• 技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值免费下载

  资源简介：技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值

  标签： 采样 比例 控制 全数字

  上传时间： 2015-08-20

  上传用户：silenthink

• 锁相环mb1504的c语言驱动程序 51单片机控制 完整版免费下载

  资源简介：锁相环mb1504的c语言驱动程序 51单片机控制 完整版

  标签： 1504 mb 锁相环 51单片机

  上传时间： 2013-12-24

  上传用户：皇族传媒

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-08

  上传用户：daguda

• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench免费下载

  资源简介：用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

  标签： vhd testbench pllTB VHDL

  上传时间： 2014-01-20

  上传用户：zwei41

• 数字锁相环程序免费下载

  资源简介：数字锁相环程序，适合于FM、AM开发 数字锁相环程序，适合于FM、AM开发

  标签： 数字锁相环 程序

  上传时间： 2015-06-19

  上传用户：363186

• 一阶全数字锁相环VERLOGIC程序代码免费下载

  资源简介：一阶全数字锁相环VERLOGIC程序代码，调试通过。

  标签： VERLOGIC 全数字 代码 锁相环

  上传时间： 2013-12-15

  上传用户：caixiaoxu26

• 一个初步的数字锁相环程序免费下载

  资源简介：一个初步的数字锁相环程序，没有测试文件，应该可以运行。

  标签： 数字锁相环 程序

  上传时间： 2014-11-17

  上传用户：zwei41

• 数字锁相环控制产生信号程序详解以及控制字计算方法免费下载

  资源简介：数字锁相环控制产生信号程序详解以及控制字计算方法

  标签： 控制 数字锁相环 信号 程序

  上传时间： 2016-08-03

  上传用户：ztj182002

• 该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎免费下载

  资源简介：该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎

  标签： 程序 数字锁相环 仿真试验 源代码

  上传时间： 2016-08-11

  上传用户：璇珠官人

• 基于FPGA的全数字锁相环设计,内有设计过程和设计思想免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环 过程

  上传时间： 2017-02-10

  上传用户：evil

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-30

  上传用户：hphh

• 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...

  标签： FPGA 297 HCT 高频感应

  上传时间： 2014-01-10

  上传用户：AbuGe

• 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比免费下载

  资源简介：数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。

  标签： DPLL PLL 数字锁相环 数字通信

  上传时间： 2013-12-17

  上传用户：libenshu01

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

  标签： Q5 数据 PLL 输入

  上传时间： 2017-07-24

  上传用户：璇珠官人

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 全数字锁相环原程序免费下载

  资源简介：很好的全数字锁相环源程序，大家有需要的可以看看

  标签： 锁相环

  上传时间： 2022-07-21

  上传用户：lipengxu

• 用一片CPLD实现数字锁相环,用VHDL或V语言.rar免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言

  标签： CPLD VHDL 数字锁相环

  上传时间： 2013-05-27

  上传用户：hewenzhi

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2013-08-07

  上传用户：2467478207

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-08-19

  上传用户：Huge_Brother

• 关于数字锁相环的一点东西免费下载

  资源简介：关于数字锁相环的一点东西,可以下来看看\r\n

  标签： 数字锁相环

  上传时间： 2013-08-26

  上传用户：7891

• 数字锁相环DPLL源程序免费下载

  资源简介：数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持

  标签： DPLL 数字锁相环 源程序

  上传时间： 2013-12-20

  上传用户：zl5712176

• 锁相环设计文档和一个可执行文件免费下载

  资源简介：锁相环设计文档和一个可执行文件

  标签： 锁相环 文档 可执行文件

  上传时间： 2013-12-05

  上传用户：waitingfy

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng

• 关于数字锁相环的使用免费下载

  资源简介：关于数字锁相环的使用，结合FM,AM的使用来说明

  标签： 数字锁相环

  上传时间： 2013-12-29

  上传用户：虫虫虫虫虫虫

• 全数字锁相环ＶＨＤＬ描述并实现功能仿真免费下载

  资源简介：全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明

  标签： 全数字 锁相环 功能仿真

  上传时间： 2014-01-12

  上传用户：shawvi

• 直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.免费下载

  资源简介：直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

  标签： SYSTEMVIEW ELANIX 数字锁相环 频率合成器

  上传时间： 2015-07-18

  上传用户：妄想演绎师