搜索结果
找到约 1,958 项符合
联锁 的查询结果
按分类筛选
操作系统开发 操作系统关于处理死锁的课件
操作系统关于处理死锁的课件，我们上课用的。做的很好
Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
电子书籍 介绍了捷联惯性导航初始对准的几种方法
介绍了捷联惯性导航初始对准的几种方法，包括经典对准和卡尔曼滤波对准，有利于初学者学习。
电子书籍 硕士论文,介绍了捷联惯性导航仿真的几种算法.
硕士论文,介绍了捷联惯性导航仿真的几种算法.
系统设计方案 在总结前人提出的一些锁相环仿真模型的基础上
在总结前人提出的一些锁相环仿真模型的基础上，用Matlab语言构建了一种新的适用于全数字仿真模型。
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
VHDL/FPGA/Verilog 一阶全数字锁相环VERLOGIC程序代码
一阶全数字锁相环VERLOGIC程序代码，调试通过。
其他 介绍了数字锁相环的3种设计方法
介绍了数字锁相环的3种设计方法，并对各自的工作原理做了详细分析。
VHDL/FPGA/Verilog 微分器：利用数字锁相环进行位同步信号提取的关键模块
微分器：利用数字锁相环进行位同步信号提取的关键模块
VHDL/FPGA/Verilog 摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX +
PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求. ...