搜索结果
找到约 16,372 项符合
移位器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (47)
- 单片机编程 (22)
- 技术资料 (18)
- 学术论文 (17)
- 单片机开发 (13)
- matlab例程 (10)
- 汇编语言 (9)
- VIP专区 (9)
- 其他 (8)
- 其他书籍 (8)
- 加密解密 (5)
- 嵌入式/单片机编程 (5)
- 书籍源码 (4)
- 资料/手册 (3)
- 嵌入式综合 (3)
- 驱动编程 (3)
- VHDL/Verilog/EDA源码 (2)
- 模拟电子 (2)
- 可编程逻辑 (2)
- 软件工程 (2)
- 微处理器开发 (2)
- 软件设计/软件工程 (2)
- 文章/文档 (2)
- 电子书籍 (2)
- 文件格式 (2)
- 无线通信 (2)
- 源码 (2)
- 技术教程 (1)
- 其他文档 (1)
- 电源技术 (1)
- 易语言编程 (1)
- Internet/网络编程 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 通讯编程文档 (1)
- CA认证 (1)
- *行业应用 (1)
- 多国语言处理 (1)
- VC书籍 (1)
- 中间件编程 (1)
- 系统设计方案 (1)
- 串口编程 (1)
- 电子技术 (1)
- 笔记 (1)
VHDL/FPGA/Verilog 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八 ...
VHDL/FPGA/Verilog 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八 ...
其他书籍 TMS320VC5416的主要特征有： (1)优化的CPU结构：增强的多总线结构
TMS320VC5416的主要特征有：
(1)优化的CPU结构：增强的多总线结构，数据总线具有总线保持特性；40bit的算术逻辑单元（ALU），包括两个独立的40bit的累加器，一个40bit的桶形移位器；一个17×17的乘法器连接一个40bit专用加法器，可用来进行非流水线式的单周期乘/累加（MAC）操作等。 ...
技术资料 CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集: 4000
CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:4000 CMOS 3输入双或非门1反相器.pdf4001 CMOS 四2输入或非门.pdf4002 CMOS 双4输入或非门.pdf4006 CMOS 18级静态移位寄存器.pdf4007 CMOS 双互补对加反相器.pdf4008 CMOS 4位二进制并行进位全加器.pdf4009 CMOS 六缓冲器-转换器（反相）.pdf4010 CMOS ...
VHDL/Verilog/EDA源码 基于vhdl的移位寄存器设计
16位带有并行预置功能的右移移位寄存器，CLK1是时钟信号， LOAD是并行数据使能信号，QB是串行输出端口
单片机编程 74hc595(8位串行输入平行输入移位缓存器)
8位串行输入平行输入移位缓存器
Internet/网络编程 编码、通信中移位寄存器综合
编码、通信中移位寄存器综合
软件工程 电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现
电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现
VHDL/FPGA/Verilog 用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II
用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II，QUARTUS-
汇编语言 多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda
多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda