搜索结果
找到约 45,435 项符合
秒表设计 的查询结果
按分类筛选
技术资料 基于51单片机秒表的程序设计
基于51单片机秒表的程序设计，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈1
技术资料 C51编写的基于单片机的秒表时钟设计。包括原程序及原理图和PCB设计
C51编写的基于单片机的秒表时钟设计。包括原程序及原理图和PCB设计
技术资料 51单片机学习--简易秒表的设计
文档为51单片机学习--简易秒表的设计总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
技术教程 手把手教你学AVR单片机C程序设计实验程序
目录
第1章 概述
1.1 采用C语言提高编制单片机应用程序的效率
1.2 C语言具有突出的优点
1.3 AvR单片机简介
1.4 AvR单片机的C编译器简介
第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍
2.1 IAR Enlbedded Workbench IDE C语言编译器
2.2 AVR Studio集成开发环境
2.3 PonyProg2000下载软件及 ...
教程资料 用CPLD设计实现一个具有预置数的数字钟
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n
VHDL/FPGA/Verilog 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时
1.高精度数字秒表（0.01秒的vhdl语言实现）
2.具有定时，暂停，按键随机存储，翻页回放功能；
3.对30M时钟分频产生显示扫描时钟
4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。
5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计 ...
VHDL/FPGA/Verilog 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&#8226 测试&#8226 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手 ...
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
嵌入式/单片机编程 该实验设计模60计数器
该实验设计模60计数器，并通过数码管进行显示，最后实现秒表的功能。7段数码管采用共阴极数码管，如图1所示，当某段接有高电平时该段将发光。
VHDL/FPGA/Verilog EDA课程设计
EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写
已完成功能
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就 ...